結(jié)構(gòu)4-總線及存儲(chǔ)器結(jié)構(gòu)

數(shù)字信號(hào)處理器結(jié)構(gòu)處理器基本結(jié)構(gòu)指令控制單元與流水線處理單元與數(shù)據(jù)通道總線和存儲(chǔ)器結(jié)構(gòu)CacheVLIW結(jié)構(gòu)SIMD結(jié)構(gòu)中斷機(jī)制片上通用外設(shè)結(jié)構(gòu)

BIT/TI11、總線和存儲(chǔ)器訪問(wèn)需求經(jīng)典的FIR抽頭延遲濾波器的乘法累加指令MAC對(duì)存儲(chǔ)器的訪問(wèn)讀取指令讀取采樣數(shù)據(jù)讀取濾波器系數(shù)把數(shù)據(jù)寫(xiě)入存儲(chǔ)器（下一抽頭延遲線位置）BIT/TI22、馮諾曼結(jié)構(gòu)和哈佛結(jié)構(gòu)BIT/TI32、馮諾曼結(jié)構(gòu)和哈佛結(jié)構(gòu)馮諾曼結(jié)構(gòu)只有一個(gè)存儲(chǔ)器空間，它通過(guò)一套總線（包括數(shù)據(jù)總線和地址總線）與處理器內(nèi)核相連接，程序和數(shù)據(jù)存放在同一存儲(chǔ)空間?？偩€帶寬低哈佛結(jié)構(gòu)指令存儲(chǔ)空間和程序存儲(chǔ)空間分離，采用兩套獨(dú)立的總線，一套連接程序存儲(chǔ)器和處理器內(nèi)核，另一套連接數(shù)據(jù)存儲(chǔ)器和處理器內(nèi)核改進(jìn)哈佛結(jié)構(gòu)把存儲(chǔ)空間分成3個(gè)獨(dú)立空間現(xiàn)代DSPs為了方便用戶(hù)，片外存儲(chǔ)器使用馮諾曼結(jié)構(gòu)，但片內(nèi)存儲(chǔ)器充分地利用哈佛結(jié)構(gòu)BIT/TI43、C2xx總線和片上存儲(chǔ)器結(jié)構(gòu)BIT/TI54、片上存儲(chǔ)器類(lèi)型片上ROM/flash、SARAM、B0塊DARAM可作為程序存儲(chǔ)器SARAM、B0~B2塊DARAM可作為數(shù)據(jù)存儲(chǔ)器SARAM是單訪問(wèn)存儲(chǔ)器，在一個(gè)指令周期CPU只能對(duì)其進(jìn)行1次訪問(wèn)DARAM是雙訪問(wèn)存儲(chǔ)器，在一個(gè)指令周期CPU只能對(duì)其進(jìn)行2次訪問(wèn)。BIT/TI65、C3x總線和片上存儲(chǔ)器結(jié)構(gòu)BIT/TI76、C6000存儲(chǔ)器結(jié)構(gòu)C62xxDSPs片內(nèi)集成了大容量存儲(chǔ)器分為程序區(qū)間和數(shù)據(jù)區(qū)間兩個(gè)獨(dú)立的部分程序區(qū)間可以作為普通SRAM映射到存儲(chǔ)空間，也可以作為高速緩存（cache）使用；數(shù)據(jù)區(qū)間通過(guò)兩套總線與處理器內(nèi)核相連，在一個(gè)指令周期內(nèi)不同Bank的數(shù)據(jù)存儲(chǔ)器可同時(shí)被各訪問(wèn)一次。C62xx處理器在一個(gè)指令周期內(nèi)最多可對(duì)片內(nèi)存儲(chǔ)器進(jìn)行3次訪問(wèn)。C62xx處理器對(duì)存儲(chǔ)器的管理和數(shù)據(jù)傳輸是由專(zhuān)門(mén)的控制器來(lái)完成的，BIT/TI86、C6000程序存儲(chǔ)器結(jié)構(gòu)BIT/TI96、C6000數(shù)據(jù)存儲(chǔ)器結(jié)構(gòu)BIT/TI107、提高存儲(chǔ)器帶寬技術(shù)存儲(chǔ)器帶寬總是低于處理器對(duì)數(shù)據(jù)帶寬的要求，這種差別甚至達(dá)到一個(gè)數(shù)量級(jí)提高存儲(chǔ)器的訪問(wèn)帶寬，可以采用并行訪問(wèn)、流水交叉訪問(wèn)等技術(shù)使存儲(chǔ)器帶寬與總線帶寬及處理器帶寬相匹配BIT/TI117、提高存儲(chǔ)器帶寬技術(shù)：并行訪問(wèn)BIT/TI127、提高存儲(chǔ)器帶寬技術(shù)：并行訪問(wèn)并行訪問(wèn)存儲(chǔ)器的存儲(chǔ)器數(shù)據(jù)寬度與處理器數(shù)據(jù)寬度不一致，存在存儲(chǔ)器訪問(wèn)沖突取指令沖突：當(dāng)作為程序存儲(chǔ)器，讀出的有一條轉(zhuǎn)移指令，而且轉(zhuǎn)移成功時(shí)，讀取的其它指令將無(wú)效。讀數(shù)據(jù)沖突：一次并行讀出的n個(gè)數(shù)據(jù)，并不一定都是需要處理的數(shù)據(jù)。寫(xiě)數(shù)據(jù)沖突：當(dāng)只需要寫(xiě)其中的某一個(gè)字，為不改變其它字的內(nèi)容，需要先把其它字讀出，與該字拼接，才能進(jìn)行整個(gè)字的寫(xiě)入。讀寫(xiě)沖突：與一般存儲(chǔ)器一樣，不能同時(shí)對(duì)同一存儲(chǔ)器地址進(jìn)行讀和寫(xiě)。BIT/TI137、提高存儲(chǔ)器帶寬技術(shù)：交叉訪問(wèn)交叉訪問(wèn)存儲(chǔ)器由多個(gè)模塊存儲(chǔ)器組成，模塊存儲(chǔ)器連接到系統(tǒng)總線或開(kāi)關(guān)網(wǎng)絡(luò)上，通過(guò)對(duì)相鄰模塊存儲(chǔ)器進(jìn)行流水線訪問(wèn)，可以獲得更高的存儲(chǔ)器帶寬。主存儲(chǔ)器地址分為二部分：模塊地址和字地址（模塊存儲(chǔ)器地址），二種交叉訪問(wèn)存儲(chǔ)器低位交叉訪問(wèn)存儲(chǔ)器和高位交叉訪問(wèn)存儲(chǔ)器，在低位交叉存儲(chǔ)器中，低位地址不同的存儲(chǔ)單元分配在不同的存儲(chǔ)器模塊，使得連續(xù)地址的存儲(chǔ)器訪問(wèn)順序?qū)Σ煌K流水進(jìn)行，這樣即使存儲(chǔ)器模塊的速度較低，但總存儲(chǔ)器的訪問(wèn)速度可以很高。BIT/TI147、提高存儲(chǔ)器帶寬技術(shù)：低位交叉訪問(wèn)BIT/TI157、提高存儲(chǔ)器帶寬技術(shù)：高位交叉訪問(wèn)BIT/TI167、提高存儲(chǔ)器帶寬技術(shù)：交叉訪問(wèn)流水線BIT/TI177、提高存儲(chǔ)器帶寬技術(shù)：交叉訪問(wèn)例子LDB/LDH/LDW/LDDW指令BIT/TI188、存儲(chǔ)器的層次結(jié)構(gòu)

BIT/TI199、存儲(chǔ)系統(tǒng)原理

一個(gè)處理器系統(tǒng)可以有多種存儲(chǔ)器Cache、主存儲(chǔ)器和外部存儲(chǔ)器SRAM、SBSRAM、DRAM存儲(chǔ)器在處理器系統(tǒng)任意組織是不能成為一個(gè)有效的存儲(chǔ)系統(tǒng)存儲(chǔ)器系統(tǒng)兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件或（和）軟件連接起來(lái)的對(duì)應(yīng)用程序員透明、統(tǒng)一的一個(gè)數(shù)據(jù)和（或）指令存放系統(tǒng)，它的速度接近速度最快的存儲(chǔ)器的速度，它的容