第12章 模數(shù)及數(shù)模轉(zhuǎn)換電路

12.1概述12.2D/A轉(zhuǎn)換器12.3A/D轉(zhuǎn)換器12.4本章小結(jié)12.1概述模數(shù)轉(zhuǎn)換器數(shù)模轉(zhuǎn)換器模數(shù)轉(zhuǎn)換器一般屬于系統(tǒng)的前級(jí)電路，完成模擬電信號(hào)到數(shù)字電信號(hào)的轉(zhuǎn)換。（Analog-DigitalConverter），簡稱A/D轉(zhuǎn)換器、ADC數(shù)模轉(zhuǎn)換器一般屬于系統(tǒng)的后級(jí)電路，完成數(shù)字電信號(hào)到模擬電信號(hào)的轉(zhuǎn)換。（Digital-AnalogConverter），簡稱D/A轉(zhuǎn)換器、DAC12.2D/A轉(zhuǎn)換器12.2.1D/A轉(zhuǎn)換原理…d0d1dn-1DACuO或iO例如：DuO/V7654321001010011100101110111輸出模擬電壓實(shí)際是不連續(xù)的，而是由一系列“臺(tái)階電壓”組成。其最小單位就是輸入“00…01”所對(duì)應(yīng)的模擬電壓大小，就是比例系數(shù)k的大小。MSB：輸入n位二進(jìn)制數(shù)

的最高位；LSB：最低位；FSR：最大輸入數(shù)字量

“11…11”。一.權(quán)電阻網(wǎng)絡(luò)DAC1.電路結(jié)構(gòu)000011112.工作原理一.權(quán)電阻網(wǎng)絡(luò)DAC1.電路結(jié)構(gòu)000011113.器件特點(diǎn)優(yōu)點(diǎn)：電路結(jié)構(gòu)簡單；轉(zhuǎn)換速度也比較快。缺陷：電路中電阻大小各不相同，且差異很大，轉(zhuǎn)換器位數(shù)越大，這種差異就越大。權(quán)電阻的阻值精度直接限制了轉(zhuǎn)換精度。同時(shí)不利于集成化。電子開關(guān)的導(dǎo)通電阻和導(dǎo)通壓降都會(huì)影響轉(zhuǎn)換精度和轉(zhuǎn)換速度。二.倒T形電阻網(wǎng)絡(luò)DAC1.電路結(jié)構(gòu)RRRR111100002.工作原理外接電壓VREF輸出的總電流：3.器件特點(diǎn)只使用兩種阻值的電阻，易于集成，且轉(zhuǎn)換精度提高很多。倒T型電阻網(wǎng)絡(luò)DAC的轉(zhuǎn)換精度和轉(zhuǎn)換速度，都優(yōu)于權(quán)電阻網(wǎng)絡(luò)DAC，許多型號(hào)的集成DAC芯片都采用此結(jié)構(gòu)。三.其他類型DAC1.權(quán)電流型DAC2.權(quán)電容型DAC3.雙極性輸出型DAC電路結(jié)構(gòu)與權(quán)電阻網(wǎng)絡(luò)DAC類似，內(nèi)部使用多個(gè)恒流源，其大小依次為前一個(gè)的一半，從而構(gòu)成“權(quán)結(jié)構(gòu)”。仍采用權(quán)電阻網(wǎng)絡(luò)DAC類似的電路結(jié)構(gòu)，但用多個(gè)電容替代了權(quán)電阻網(wǎng)絡(luò)中的各電阻，且電容大小仍滿足“權(quán)結(jié)構(gòu)”。實(shí)際工作中常常需要將帶符號(hào)（可正、可負(fù)）的數(shù)字信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的模擬信號(hào)，此時(shí)就需要使用雙極性輸出型DAC。12.2.2D/A轉(zhuǎn)換器的性能指標(biāo)一.轉(zhuǎn)換精度表征DAC的理論轉(zhuǎn)換精度。分辨率轉(zhuǎn)換誤差表示器件實(shí)際輸出模擬量和理論輸出量之間的偏差。1.分辨率DAC輸入的最小有效數(shù)字“00…01”和最大有效數(shù)字“11…11”分別對(duì)應(yīng)的輸出模擬量的比值，即MSB和FSR對(duì)應(yīng)的輸出模擬量的比值。n位DAC器件，常常直接把“2n”或者“n位”稱為分辨率。例如：8位DAC的分辨率就是255，或者8位。一.轉(zhuǎn)換精度2.轉(zhuǎn)換誤差轉(zhuǎn)換誤差是一個(gè)綜合性的靜態(tài)指標(biāo)，它通常包括比例系數(shù)誤差、非線性誤差、漂移誤差等多個(gè)成分，這些誤差的絕對(duì)值之和，就是DAC的轉(zhuǎn)換誤差大小。由于DAC電路內(nèi)各環(huán)節(jié)不可避免地存在與理論性能不一致的差異，因此實(shí)際的輸出模擬量和理論輸出量之間存在一定誤差，這種誤差的最大差值稱為DAC的轉(zhuǎn)換誤差。二.轉(zhuǎn)換速度（建立時(shí)間）DAC的轉(zhuǎn)換速度通常用建立時(shí)間來描述，指從數(shù)字信號(hào)輸入DAC開始，到輸出端對(duì)應(yīng)得到穩(wěn)定的模擬信號(hào)為止，整個(gè)轉(zhuǎn)換過程所需要的時(shí)間。建立時(shí)間tset的定量：

從輸入數(shù)字量發(fā)生突變開始，到輸出模擬量進(jìn)入與穩(wěn)態(tài)值相差±(1/2)LSB范圍以內(nèi)的這段時(shí)間?，F(xiàn)在常用的集成DAC器件從內(nèi)部組成上區(qū)分，有兩大類：★內(nèi)部只包含電阻網(wǎng)絡(luò)（或恒流源網(wǎng)絡(luò)、電容網(wǎng)絡(luò)等）

和電子開關(guān)。★另一類內(nèi)部還集成了運(yùn)算放大器和參考電壓源發(fā)生器。使用時(shí)需要外接運(yùn)算放大器和參考電壓源，其轉(zhuǎn)換速度相對(duì)較慢，建立時(shí)間比第二類大一些。同時(shí)，要選用高穩(wěn)定度的參考電壓源和低漂移高精度的運(yùn)算放大器，以降低轉(zhuǎn)換誤差。使用更方便，轉(zhuǎn)換速度也更快。A/D轉(zhuǎn)換器（模數(shù)轉(zhuǎn)換器）（ADC）模擬信號(hào)數(shù)字信號(hào)★直接ADC★間接ADC通過一套基準(zhǔn)電壓與取樣保持信號(hào)相比較，從而直接轉(zhuǎn)換為數(shù)字量。一般而言，轉(zhuǎn)換速度較快，轉(zhuǎn)換精度與基準(zhǔn)電壓設(shè)定精度有很大關(guān)系。常見的有并聯(lián)比較型ADC、逐次逼近型ADC等。將輸入的模擬信號(hào)首先轉(zhuǎn)換為與其成正比的時(shí)間或頻率，然后再以某種方式將中間量轉(zhuǎn)換為數(shù)字量，也常稱為計(jì)數(shù)式ADC?？蓪?shí)現(xiàn)很高的轉(zhuǎn)換精度，但轉(zhuǎn)換速度往往不如直接ADC。常見的有雙積分型ADC（V-T變換型）、V-f

變換型ADC等。12.3.1D/A轉(zhuǎn)換原理12.3A/D轉(zhuǎn)換器一.A/D轉(zhuǎn)換原理取樣保持量化編碼量化編碼電路uI(t)模擬信號(hào)uI(t)…數(shù)字信號(hào)dn-1d1d0取樣保持電路1.取樣和保持取樣保持電路tuStuItuI1取樣保持tuI取樣定理fS≥2fImax

在取樣間隔內(nèi)完成對(duì)應(yīng)的量化和編碼，輸出對(duì)應(yīng)的數(shù)字信號(hào)。取樣-保持電路★取樣過程取樣脈沖S(t)=1期間：CuIuOuCVTAS(t)VT導(dǎo)通，輸入模擬信號(hào)uI

(t)經(jīng)VT向電容C充電。電容的充電時(shí)間常數(shù)遠(yuǎn)小于取樣脈沖脈寬，則電容電壓uC

(t)在取樣期間完全可以跟上輸入信號(hào)uI

(t)的變化，uO

(t)=uI

(t)

?！锉３诌^程取樣脈沖S(t)=0期間：VT截止，則電容電壓uC

(t)將保持為前一個(gè)瞬間uI

(t)的數(shù)值，相應(yīng)的輸出信號(hào)也保持為該數(shù)值不變，直到下一次取樣時(shí)刻的到來。2.量化和編碼tuI量化單位△

輸出

n位數(shù)字信號(hào)“00…01”對(duì)應(yīng)的輸入模擬電壓，是量化的最小數(shù)量單位。0V1/8V3/8V5/8V6/8V7/8V1V4/8V2/8V輸入0～1V輸出3位代碼0000010100111001011101110000101001011101110110010000101001011101110110011/15V5/15V9/15V11/15V13/15V7/15V3/15V0V1/8V3/8V5/8V6/8V7/8V1V4/8V2/8V模擬信號(hào)二進(jìn)制代碼0=0V1=1/8V2=2/8V3=3/8V4=4/8V5=5/8V6=6/8V7=7/8V

代表的模擬電壓二進(jìn)制代碼0V1V模擬信號(hào)舍去法0=0V1=2/15V2=4/15V3=6/15V4=8/15V5=10/15V6=12/15V7=14/15V

代表的模擬電壓四舍五入法量化方式與量化誤差取樣保持量化編碼時(shí)間上離散幅值上離散幅值歸并代碼賦值取樣定理量化編碼的工作區(qū)間量化方式量化誤差最終數(shù)字化①對(duì)工作過程的理解②③總結(jié)二.并聯(lián)比較型ADC1.電路結(jié)構(gòu)2.工作原理100000000010101100uI

Q7

Q6

Q5

Q4

Q3

Q2

Q1d2

d1

d0OOOOOOOOOOOOO1OOOOO11OOOO111OOO1111OO11111O1111111111111OOOOO1O1OO111OO1O111O111代碼轉(zhuǎn)換表3.器件特點(diǎn)并聯(lián)比較型ADC的最顯著優(yōu)點(diǎn)是轉(zhuǎn)換速度快，轉(zhuǎn)換時(shí)間納秒（ns）級(jí)，并且，如果增加輸出代碼位數(shù)，對(duì)轉(zhuǎn)換時(shí)間的影響很小。

轉(zhuǎn)換精度主要取決于量化電平的劃分，分得越細(xì)（即△越?。?，精度越高。此外，轉(zhuǎn)換精度還受分壓電阻和外接參考電平的精度、電壓比較器的靈敏度的影響。并聯(lián)比較型ADC的主要缺點(diǎn)是使用的比較器和觸發(fā)器太多，并且，隨著輸出代碼位數(shù)的增加，數(shù)量還會(huì)急劇增加。綜上所述，并聯(lián)比較型ADC適用于要求轉(zhuǎn)換速度很高，但轉(zhuǎn)換精度不太高的場合。三.逐次逼近型ADC1.電路結(jié)構(gòu)uOCDAC逐次漸進(jìn)寄存器輸入模擬信號(hào)uI轉(zhuǎn)換控制信號(hào)uLCLK(MSB)(LSB)(MSB)(LSB)并行數(shù)字輸出★開始轉(zhuǎn)換前，

先將寄存器?！飖L有效時(shí)，開始轉(zhuǎn)換，寄存器的最高位置1，輸出為10…0，并被DAC轉(zhuǎn)換為對(duì)應(yīng)的模擬電壓uO，送入電壓比較器C，與uI比較?！羧绻鹵O>uI：則去掉對(duì)應(yīng)的1；◆如果uO>uI：則保留對(duì)應(yīng)的1?！锶缓笠韵嗤姆椒▽⒓拇嫫鬏敵鰻顟B(tài)的次高位置1，并繼續(xù)

比較,確定是否該保留這個(gè)1?！锇瓷鲜龇椒ㄖ鹞槐容^，直到最低位比較完為止。用天平秤重過程比喻說明。四個(gè)砝碼重量分別為8、4、2、1克。設(shè)待秤重量Wx=5克，可以用下表步驟秤量：4g4g+2g4g+1g8g8g>5g，4g<5g，6g>5g，5g＝5g，0g4g4g5g撤去保留撤去保留234

1暫時(shí)結(jié)果砝碼重比較判斷順序n位計(jì)滿只需

n個(gè)CLK2.工作原理3位：5個(gè)CLKn位:(n+2)個(gè)CLKVR轉(zhuǎn)換開始前各觸發(fā)器狀態(tài)放哪一個(gè)砝碼砝碼是否保留試探電壓待轉(zhuǎn)換模擬電壓VR10010101000VR-8V100101010005.5V第1個(gè)CLK來到后各觸發(fā)器狀態(tài)?000VR-8V5.5V01100?01000?0004V000第1個(gè)CLK來到后各觸發(fā)器狀態(tài)第2個(gè)CLK來到后各觸發(fā)器狀態(tài)?000VR-8V5.5V01011000010??6V1100第2個(gè)CLK來到后各觸發(fā)器狀態(tài)第3個(gè)CLK來到后各觸發(fā)器狀態(tài)?000VR-8V5.5V0011010005V？0000？00第3個(gè)CLK來到后各觸發(fā)器狀態(tài)第4個(gè)CLK來到后各觸發(fā)器狀態(tài)?000VR-8V5.5V第4個(gè)CLK來到后各觸發(fā)器狀態(tài)5V01000001100000011第5個(gè)CLK來到后各觸發(fā)器狀態(tài)？0VR-8V100101010005.5V第5個(gè)CLK來到后各觸發(fā)器狀態(tài)000第6個(gè)CLK來到后各觸發(fā)器狀態(tài)?3位轉(zhuǎn)換只需5個(gè)CLK時(shí)間n位轉(zhuǎn)換只需n+2個(gè)CLK時(shí)間011第二次轉(zhuǎn)換5V03.器件特點(diǎn)

n位逐次逼近型ADC，完成一次轉(zhuǎn)換需要n+2個(gè)時(shí)鐘信號(hào)周期的時(shí)間，轉(zhuǎn)換速度要慢一些，屬于中速ADC。而并聯(lián)比較型ADC一般都是高速ADC。當(dāng)輸出數(shù)字量位數(shù)較高時(shí)，逐次逼近型ADC的電路規(guī)模比并聯(lián)比較型ADC小很多，更適于集成，可以用于實(shí)現(xiàn)高分辨率ADC，而轉(zhuǎn)換誤差也易于控制。逐次逼近型ADC是目前集成ADC產(chǎn)品中應(yīng)用最廣泛的形式。四.雙積分型ADC1.電路結(jié)構(gòu)1.工作原理3.器件特點(diǎn)

雙積分型ADC的最顯著優(yōu)點(diǎn)是工作性能穩(wěn)定，轉(zhuǎn)換精度高。轉(zhuǎn)換結(jié)果與R、C的具體數(shù)值無關(guān)，而且其數(shù)值誤差也不會(huì)影響轉(zhuǎn)換精度。也不要求使用高穩(wěn)定度的時(shí)鐘信號(hào)源，只要求時(shí)鐘信號(hào)源在一個(gè)轉(zhuǎn)換周期內(nèi)（即兩次積分過程中），保持穩(wěn)定即可。雙積分型ADC的另一個(gè)優(yōu)點(diǎn)是抗干擾能力強(qiáng)，對(duì)交流噪聲有很強(qiáng)的抑制能力，電路結(jié)構(gòu)也相對(duì)簡單。綜上所述，雙積分型ADC主要適用于要求轉(zhuǎn)換精度很高，但轉(zhuǎn)換速度要求不高的場合。雙積分型ADC的主要缺點(diǎn)是工作速度低，目前常見的單片產(chǎn)品的轉(zhuǎn)換速度一般都在每秒幾十次以內(nèi)。12.3.2A/D轉(zhuǎn)換器的性能指標(biāo)一.轉(zhuǎn)換精度1.分辨率ADC的分辨率以輸出二進(jìn)制數(shù)或十進(jìn)制數(shù)的位數(shù)表示，用來說明ADC對(duì)輸入模擬信號(hào)的分辨能力，是ADC在理論上能達(dá)到的轉(zhuǎn)換精度。3位半十進(jìn)制

例如：輸出信號(hào)為n位二進(jìn)制數(shù)字量的ADC，能分辨的輸入電壓的最小差異為(1/2n)FSR（最大量程的1/2n）。4位半十進(jìn)制輸出十進(jìn)制數(shù)可以從0到1999輸出十進(jìn)制數(shù)可以從0到19999一.轉(zhuǎn)換精度2.轉(zhuǎn)換誤差具體表示時(shí)：ADC的轉(zhuǎn)換誤差一