第三章 存儲系統(tǒng)

第三章存儲系統(tǒng)

內(nèi)容提要：存儲器概述；RAM存儲器；ROM存儲器（選擇RAM與ROM芯片設(shè)計主存并實現(xiàn)與CPU的連接）；高速存儲器；高速緩沖存儲器Cache；虛擬存儲器；重點：多層次存儲體系結(jié)構(gòu)的概念；主存設(shè)計及其與CPU的連接；Cache的工作原理。第三章存儲系統(tǒng)

3.1存儲器概述

3.1.1存儲器的發(fā)展一、存儲器件的變化第一臺電子計算機ENIAC用的是電子管觸發(fā)器；此后經(jīng)歷過：汞延遲線——磁帶——磁鼓——磁心（1951年始）——半導(dǎo)體（1968年IBM360/85首次將其用作Cache；1971年IBM370/145首次將其用作主存，取代了磁芯）。主存的重要作用及主存器件發(fā)展史總結(jié)圖表：主存的重要作用圖示外設(shè)主外設(shè)

存

輸入的數(shù)據(jù)要輸出的數(shù)據(jù)程序中間數(shù)據(jù)控制器運算器指令數(shù)據(jù)主存器件發(fā)展史總結(jié)表時代元件存取周期存儲容量*1磁鼓等12s2K字節(jié)2磁心2.18s32K字節(jié)3磁心750ms1M字節(jié)3.5IC，LSI320ms8M字節(jié)4VLSI312ms128M字節(jié)二、存儲體系結(jié)構(gòu)的發(fā)展1、由主-輔二級結(jié)構(gòu)發(fā)展到多層次存儲體系結(jié)構(gòu)。2、主存由單體發(fā)展到多體交叉（并行）。3、采用了虛擬存儲技術(shù)。

3.1.2評價存儲器性能的主要指標一、存儲容量能存放二進制位的總量。一般主存和輔存分別考查。常以字節(jié)B（Byte）為單位（MB、GB、TB）。關(guān)于W（字長）：8的倍數(shù)地址碼的位數(shù)與主存容量的關(guān)系。二、存取時間和存取周期1、存取時間（MemoryAccessTime）：孤立地考察某一次R/W操作所需要的時間，以TA表示。2、存取周期（MemoryCircleTime）：連續(xù)兩次啟動R/W操作所需間隔的最小時間，以TM（TC、TMC）表示。TA、TM的內(nèi)涵：

TM>TA。

單位：ns。三、頻寬（帶寬）Bm：單位時間內(nèi)讀取的信息量。Bm=W/TM（B/s，b/s）其中W——每次R/W數(shù)據(jù)的寬度，一般等于Memory字長。例：計算機A、B編址單位分別是32bit和8bit，TM均為10ns。求二者的帶寬。解：4X108B/s；108B/s反映主存的數(shù)據(jù)吞吐率。按此定義Bm也被叫做存儲器的數(shù)據(jù)傳輸率。四、價格：以每位價格來衡量。P=C/SC——存儲芯片價格，S——存儲芯片容量（bits）。容量越大、速度越快，價格就越高。

3.1.3存儲器分類一、按存儲介質(zhì)分1、半導(dǎo)體存儲器利用觸發(fā)器的雙穩(wěn)態(tài)或MOS管柵極有無電荷來表示二進制的0/1。2、磁表面存儲器：利用兩種不同的剩磁狀態(tài)表示二進制0/1。常見有磁帶、磁盤兩種。3、光及磁光存儲器（1）利用激光在非磁性介質(zhì)上寫入和讀出信息，也稱第一代光存儲（技術(shù)）（OpticalMemory）。（2）利用激光在磁記錄介質(zhì)上存儲信息，也稱第二代光存儲（技術(shù)）（MegnetoopticalMemory）。二、按存取方式（工作方式）分1、隨機存取存儲器RAM（RandomAccessMemory）按地址碼編址，地址譯碼線對應(yīng)唯一確定的存儲單元（1位、1字節(jié)、1字……）；按照給定地址可以隨時訪問（R/W）任何存儲單元，且訪問時間與存儲單元的物理位置無關(guān)；速度較快，TM為ns級。常用作Cache和主存。2、只讀存儲器ROM（ReadOnlyMemory）也是按地址譯碼訪問，但只能隨機讀取，不能隨機寫入。又分為MROM、PROM、EPROM和FlashROM幾類。3、直接存取存儲器DAS（DirectAccessStorage）信息所在地址按控制字編碼形式給出，然后以字符、記錄形式成塊存取。存取時間與信息所在物理位置有關(guān)；容量大，尋址較慢，便宜。磁盤。4、串行（順序）存取存儲器SAM（SerialAccessMemory）以記錄、字節(jié)形式成塊、成組存取信息；地址以塊號和塊間間隔給出，要順序找到塊號，再依次存??；磁帶。三、按在計算機中的功能分1、主存儲器存放計算機運行其間的大量程序和數(shù)據(jù)；由MOS半導(dǎo)體存儲器構(gòu)成DRAM（動態(tài)）；CPU直接訪問。2、高速緩沖存儲器（Cache）存放最活躍的程序塊和數(shù)據(jù)；由雙極型半導(dǎo)體存儲器或MOS型的SRAM（靜態(tài)）構(gòu)成；3、輔助存儲器（外存）4、控制存儲器（控存、CM）微程序設(shè)計（控制器）的計算機中，存放解釋執(zhí)行機器指令的微程序。ROM。屬于控制器。3.1.4多層次存儲體系結(jié)構(gòu)一、為什么要用多層次存儲體系結(jié)構(gòu)主存的速度總落后于CPU的需要，主存的容量總落后于軟件的需要。二、多層次存儲結(jié)構(gòu)系統(tǒng)的設(shè)計目標在一定的成本下，獲得盡可能大的存儲容量、盡可能高的存取速度及可靠性等。容量、速度、和成本的矛盾。三、多層次存儲結(jié)構(gòu)系統(tǒng)的一般形式CPUM0M1Mn-1磁帶光盤磁盤磁盤Cache主存CacheCPU寄存器……存儲器層次結(jié)構(gòu)的一般模式圖多層次存儲器實際構(gòu)成四、多層次存儲結(jié)構(gòu)系統(tǒng)的常見形式——三級存儲器體系結(jié)構(gòu)寄存器組Cache主存輔存輔助硬件輔助軟、硬件CPU1、通用寄存器（組）速度近于CPU，少量連續(xù)計算時存放部分數(shù)據(jù)及中間結(jié)果，通過減少主存訪問而提高系統(tǒng)速度。2、Cache-主存層次（1）什么是cache高速緩沖存儲器，高緩。是在CPU和主存之間的小容量快速存儲器，速度與CPU相當。依據(jù)程序運行的局部性，把主存中部分信息映射到cache中，CPU與之打交道，如此彌補了主存在速度上的不足。（2）Cache與CPU、主存的關(guān)系（工作原理）（3）Cache的物理構(gòu)成一般為SRAM即靜態(tài)RAM（Static）；而主存一般為DRAM即動態(tài)RAM（Dynamic）；SRAM較快，約為DRAM的3~5倍，但功耗大，集成度低，價格高。（4）目前PC系統(tǒng)中一般設(shè)有一級緩存和二級緩存L1Cache做在CPU內(nèi)部，叫內(nèi)部Cache，速度最快，容量較小，常在幾十KB。L2Cache又叫外部或片外Cache。3、主-輔層次（1）構(gòu)成主存和輔存。（2）作用解決主存容量不足的問題。（3）虛擬存儲器（VirtualMemory）：虛存。是建立在主-輔物理結(jié)構(gòu)基礎(chǔ)之上，由附加的硬件裝置及操作系統(tǒng)的存儲管理軟件組成的一種存儲體系。它將主存和輔存地址空間統(tǒng)一編址，用戶在這個空間里編程，如同擁有一個容量很大的內(nèi)存。三、小結(jié)——多層次存儲系統(tǒng)設(shè)計得當?shù)脑?，會使用戶感到擁有了Cache的速度、輔存的容量；而且，無論Cache還是虛存對應(yīng)用程序員都是透明的；Cache更是對各級程序員透明。3.2隨機讀寫存儲器RAM3.2.1SRAM存儲器一、SRAM的基本存儲單元又叫記憶元件、存儲元，指存放一個二進制位（0/1）的電路。對SRAM而言，電路為觸發(fā)器結(jié)構(gòu)1.六管SRAM的電路構(gòu)成（教材P.73圖2.2）2.該電路工作原理設(shè)T1截止T2導(dǎo)通即A點高電平B點低電平表示“1”，T2截止T1導(dǎo)通即A點低電平B點高電平表示“0”。2.該電路工作原理（1）寫入：首先譯碼選中。寫“1”：在I/O線加高電位，I/O線加低電位。寫完成后譯碼線上高電位信號撤銷，電路進入保持狀態(tài)。（2）讀出：首先譯碼選中。原來存放的“0”或“1”以不同電位值傳到I/O線上。讀完成后和寫一樣進入保持狀態(tài)。二、SRAM存儲器基本組成地址線數(shù)據(jù)線控制信號存儲體陣列I/O電路及控制電路地址譯碼驅(qū)動1、存儲體陣列：見下圖，注意其中幾個常用概念——（1）記憶元件（存儲元）（2）存儲單元（3）字線（4）位線（5）存儲芯片規(guī)格。字線0……字線1…….…..…………..………….……..字線m－1

位線0位線1位線2位線n－1012n-1012n-1012n-1【練習】名詞解釋：存儲元、存儲單元、單元地址、存儲體、存儲容量、存儲器。解答：存儲元（存儲元件、記憶元件）—存儲器的最小組成單位，用來存放一位二進制代碼“0”或“1”。任何一個具有兩個穩(wěn)定狀態(tài)的物理器件都可用作存儲元。存儲單元—將存儲器中的所有存儲元按相同位數(shù)分組，組內(nèi)所有存儲元同時進行信息寫入或讀出，這樣的一組存儲元稱為一個存儲單元。它是CPU訪問存儲器的基本單位。解答（續(xù)）：單元地址—存儲器中的每一個存儲單元都有一個唯一的編號，該編號稱為單元地址。CPU通過單元地址訪問相應(yīng)的存儲單元；用二進制表示的地址碼的長度（位數(shù)），表明了能訪問的存儲單元的數(shù)目，稱為地址空間。存儲體┇┇┇存儲單元?????????存儲元單元地址00…0000…01.....XX…XX

存儲容量MARCPU存儲器主要概念之間的關(guān)系圖2、地址譯碼驅(qū)動系統(tǒng)

（1）地址譯碼器的功能：把CPU給定的地址碼翻譯成能驅(qū)動指定存儲單元的控制信息。（n----2n）（2）簡單譯碼器電路（3）“驅(qū)動”的含義（4）地址譯碼系統(tǒng)的設(shè)計——一維和二維地址譯碼方案及選擇例：1KX4位RAM的地址譯碼方案。A0字線w00字線W01

A1字線W10字線W11

A0A0A1A1&&&&地址譯碼系統(tǒng)的設(shè)計例子：1KX4位RAM。一維地址譯碼方案：存儲體陣列的每一個存儲單元由一條字線驅(qū)動。也叫單譯碼結(jié)構(gòu)。例中用此方案共需字線條數(shù)為：1024條二維地址譯碼方案：從CPU來的地址線分成兩部分，分別進入X（橫向）地址譯碼器和Y（縱向）地址譯碼器，由二者同時有效的字線交叉選中一個存儲單元。例中將1KX4RAM的10條地址線中6條（A0~A5）用在橫向，4條（A6~A9）用在縱向，則共產(chǎn)生字線條數(shù)為：64+16=80條1KX4位RAM二維地址譯碼的圖示：X地址譯碼器0/1I/OI/OI/OI/OY地址譯碼器A6A7A8A9A0A1A2A3A4A50630151KX4位RAM二維地址譯碼示意圖3、I/O電路處于存儲芯片的數(shù)據(jù)線和被選中的單元之間；不同存儲芯片的I/O電路具體形式可能不同，但功能類似。4、控制電路用于控制芯片的操作，如讀寫控制、片選控制、輸出控制等（一般表示為R/W或WE、CS或CE、OE）。以上四部分封裝在一起成為一片SRAM。請看教材P.74圖3.3----SRAM存儲器結(jié)構(gòu)圖：64X64=4096存儲矩陣1216???I/O電路Y譯碼器1??????64???A6A7A11輸出驅(qū)動控制電路輸出輸入讀寫片選驅(qū)動器12???64X譯碼器12???64地址反相器???A0A1A5???圖3.3SRAM存儲器結(jié)構(gòu)框圖三、SRAM芯片實例——Intel2114請看教材P.76圖3.5，完成下面作業(yè)：【作業(yè)】請從Intel2114的邏輯結(jié)構(gòu)框圖說明：1、2114芯片引腳數(shù)目2、地址線的橫向、縱向安排3、寫入與讀出的控制四、存儲器與CPU的連接（RAM芯片的擴展、RAM芯片的組織、由RAM芯片構(gòu)成主存）用較小容量的現(xiàn)成RAM芯片構(gòu)成機器所需的大容量內(nèi)存，同時完成RAM芯片與CPU的數(shù)據(jù)線、地址線、控制線的連接。（一）擴展方法的實例

現(xiàn)有2114即1KX4SRAM芯片，要構(gòu)成8KX16位主存，應(yīng)該用多少片2114？畫出擴展、連接圖。解答：首先計算用多少片2114：（8KX16）/（1KX4）=32片然后進行位擴展：把1KX4擴成1KX16，用16/4=4片最后進行字擴展：把1KX16位擴展到8KX16位,需要1KX16位的單元共8K/1K=8個，即總共用2114為8X4=32片以下分別為位擴展、字擴展圖：A0……A9R/W2114(1#)CSD3D2D1D0

A0……A9R/W2114(4#)CSD3D2D1D0A9A0D15D12D3D0R/W…1KX4擴展成1KX16：位擴展、并聯(lián)………字擴展：1K字—8K字，用上面位擴展得到的1KX16位單元共8K/1K=8個，即總共用2114為8X4=32片。見下圖：A12Y7A11A10Y0A9A0D15D12D3D0R/W3/8譯碼器A0……A9R/W1#CSD3…...D0A0……A9R/W4#CSD3……D0A0……A9R/W29#CSD3……D0A0……A9R/W32#CSD3……D0（1KX4——）1KX16——8KX16的擴展圖：串聯(lián)…（二）補充資料：主存設(shè)計過程的三個階段1、系統(tǒng)設(shè)計從計算機系統(tǒng)的角度，提出對存儲器主要技術(shù)指標、功能及結(jié)構(gòu)形式等的要求，如容量、字長、存儲周期、總線寬度、控制方式、檢糾錯能力、環(huán)境溫度、可靠性等要求。還要確定存儲器類型和外電路形式……。2、邏輯設(shè)計按地址空間的分配選擇合適的RAM、ROM芯片與CPU相連。其中還要考慮到邏輯電路的扇入/扇出系數(shù)，信號的傳輸與衰減，等等。3、工藝設(shè)計落實于生產(chǎn)。問：前例RAM的擴展屬于以上三個階段中的哪一個？五、存儲器的讀寫周期(時序圖)——P.78圖3.8TRC

TA地址TCOCSTCX數(shù)據(jù)輸出TOTDTOHA目的：了解控制信號與存儲器的讀/寫周期應(yīng)該正確配合，即，認識地址信號、控制信號與數(shù)據(jù)之間的時序關(guān)系。地址地址數(shù)據(jù)數(shù)據(jù)CS*CS*R/W*R/W*P.79【例1】圖3.9（a）是SRAM的寫入時序圖。其中R/W*是讀寫命令控制線，當R/W*線為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出圖3.9（a）寫入時序中的錯誤，并畫出正確的寫入時序圖。圖3.9（a）（b）有關(guān)的書后習題：P.125習題1、設(shè)有一個具有20位地址和32位字長的存儲器，問：（1）該存儲器能存儲多少個字節(jié)的信息？（2）如果存儲器由512KX8位的RAM芯片組成，需要多少片？（3）需要多少位地址作芯片選擇？解：（1）220X32位即1MX32位=4M字節(jié)（2）N=（1MX32）/（512KX8）=8（片）（3）用A19即只需1位（最高位）作為芯片選擇。5、要求用256KX16位SRAM芯片設(shè)計1024KX32位的存儲器。SRAM芯片有兩個控制端：當CS*有效時，該片選中。當W*/R=1時執(zhí)行讀操作，當W*/R=0時執(zhí)行寫操作。（*代表該信號為低電平有效）解答：首先計算出需要1024KX32/（256KX16）=8片已知的SRAM芯片進行設(shè)計；然后進行并聯(lián)設(shè)計——位擴展：2片256KX16——256KX32；最后進行串聯(lián)設(shè)計——字擴展：4組256KX32——1024KX32。擴展設(shè)計的總圖如下：A17…A0256KX161#W*/RCS*D15…D0A17…A0256KX168#W*/RCS*D15…D0A17…A0256KX167#W*/RCS*D15…D0A17…A0256KX162#W*/RCS*D15…D0…D31D0WE*Y3*Y2*Y1*Y0*A19A18A17A0……2/4譯碼器3.2.2DRAM存儲器一、靜態(tài)RAM與動態(tài)RAM靜態(tài)RAM：（如前所述的六管SRAM）記憶元件電路能在很低的頻率乃至直流的情況下工作，在沒有外界信號作用時，觸發(fā)器的狀態(tài)可以長久保持不變，即信息不會丟失。動態(tài)RAM：利用MOS管柵極電容上充積的電荷來存儲信息的記憶元件電路中，由于有漏電阻的存在，電容上的電荷不可能長久保存，需要周期地對電容充電，以補充泄漏的電荷。這類電路是在動態(tài)的情況下工作，故名DynamicRAM（DRAM）。二、為什么提出動態(tài)存儲單元靜態(tài)RAM主要優(yōu)點：SRAM單元電路能長久保持信息，速度快工作穩(wěn)定可靠。主要缺點：功耗大，集成度低，價格高。DRAM單元電路恰好克服了這種缺點。DRAM的出現(xiàn)是半導(dǎo)體存儲技術(shù)的一大進步。①動態(tài)RAM的高位密度。對靜態(tài)RAM來說，一個基本存儲電路要由6個管子組成，而動態(tài)RAM結(jié)構(gòu)要簡單得多，可以用4個或者3個管子組成一個基本存儲電路，甚至用1個管子也可以。這樣，在一個半導(dǎo)體芯片上，如要制造動態(tài)RAM，就可容納更多的基本存儲電路，即位密度得到顯著提高。于是，如果用動態(tài)RAM來組成指定容量的存儲模塊，所用的器件要比用其他類型的器件大大減少。②動態(tài)RAM的低功耗特性。同樣為一個基本存儲電路，動態(tài)RAM的功耗要比靜態(tài)RAM的低得多。具體地說，動態(tài)RAM每個基本存儲電路的功耗為0.05mw。而靜態(tài)RAM為0.2mw。動態(tài)RAM的低功耗特性減少了系統(tǒng)的功率要求，也降低了系統(tǒng)的價格。③動態(tài)RAM的價格低廉。如果按“位”來計算，動態(tài)RAM比靜態(tài)RAM更便宜得多。不過，動態(tài)RAM需要較多的支持電路，所以，如果要建立的存儲系統(tǒng)容量比較小，那么，幾乎談不上什么優(yōu)點。但是，在存儲容量比較大時，動態(tài)RAM價格低廉的優(yōu)點會很顯著。三、DRAM與SRAM構(gòu)成上的異同點芯片結(jié)構(gòu)類似點：都由存儲體和外圍電路構(gòu)成。單元電路及外圍電路的主要不同。1、電路組成：一只MOS晶體管T和一個電容C（作在T的源極的一側(cè)）。2、工作原理C上有電荷表示存儲“1”，反之為“0”（1）保持狀態(tài)保持狀態(tài)字線為低電位，T關(guān)閉，切斷了C的通路，使所充電荷不能放掉。但電容總有一定的漏電阻，見右圖。字線W

TC

CD

D（位線）三、DRAM記憶元件電路之一：單管DRAM

刷新的原因。（2）寫入：字線的正驅(qū)動脈沖打開T。寫“1”：在D線加高電位；寫“0”：在D線加低電位。（3）讀出：字線的正驅(qū)動脈沖打開T。原存“1”：電荷經(jīng)T使D線電位升高；原存“0”：D線電位將降低。單管DRAM為“破壞性讀出“電路。讀后立即寫。字線WTCRCDD（位線）五、DRAM的刷新（刷新、再生—Refresh）1、刷新的定義在利用電容上的電荷來存儲信息的動態(tài)半導(dǎo)體存儲器中，由于漏電使電容上的電荷衰減，需要定期地重新進行存儲，這個過程稱為刷新。2、刷新周期對整個DRAM必須在一定的時間間隔內(nèi)完成一次全部單元內(nèi)容的刷新，否則會出現(xiàn)信息錯誤。從整個DRAM上一次刷新結(jié)束到下一次刷新完為止的時間間隔叫刷新周期。刷新周期一般為ms級，由電容中信息可保持的時間決定。（2ms，8ms，4ms）五、DRAM的刷新（刷新、再生—Refresh）3、刷新過程

以行為單位，讀出一行中全部單元的數(shù)據(jù)，經(jīng)信號放大后同時全部寫回；行的含義；讀出時一定斷開存儲器的輸出。4、刷新方式（刷新的控制方式）

——集中刷新、分散刷新和異步刷新通過P.84圖3.14（三種刷新方式的時間分配）了解三種刷新方式；（例中TM=0.5μs，刷新周期為2ms，需刷新的存儲矩陣為128X128）。

三種刷新方式的小結(jié)：（1）第二種方式即分散方式的主要缺點；（2）第一種與第三種方式即集中方式與異步方式的比較；（3）刷新優(yōu)先于訪存，但不能打斷訪存周期。刷新其間不允許訪存。

六、DRAM芯片（特殊性）1、DRAM芯片與SRAM芯片相同之處2、DRAM芯片與SRAM芯片不同之處（1）增加了刷新控制電路：因此作DRAM擴展類題目時，一般不需表示出存儲器芯片與CPU的連接；（2）地址引腳復(fù)用——減少引線：由RAS*和CAS*分時選擇地址并鎖存到芯片中；（3）一般沒有CS*信號；（4）在X1（例：16KX1、256KX1等）的DRAM芯片中，數(shù)據(jù)線D常分為兩個引腳：Din和Dout。3、DRAM芯片實例：2116（16KX1）Intel2116的邏輯符號見下圖。RAS*CAS*A6A0WE*~16KX1bitDinDout4、DRAM控制器（1）是CPU與DRAM芯片之間的接口；（2）提供DRAM刷新的硬件支持。一般DRAM控制器的邏輯框圖如下（教材P.85圖3.16）：CPUDRAM刷新地址計數(shù)器地址多路開關(guān)刷新定時器仲裁電路定時發(fā)生器地址總線讀/寫地址RAS*CAS*WR*七、有關(guān)DRAM芯片的書后習題----P.1252、已知某64位機主存采用半導(dǎo)體存儲器，其地址碼為26位，若使用256KX16位的DRAM芯片組成該機所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問：（1）若每個模塊板為1024KX64位，共需幾個模塊板？（2）每個模塊板內(nèi)共有多少DRAM芯片？（3）主存共需多少DRAM芯片？CPU如何選擇各模塊板？解答：（1）226X64/（1024KX64）=64個模塊板（2）1024KX64/（256KX16）=16片DRAM芯片（3）主存共需64X16=1024片DRAM芯片；CPU用26位地址的高6位經(jīng)6/64譯碼選擇各模塊板。3、用16KX8位的DRAM芯片構(gòu)成64KX32位存儲器，要求：（1）畫出該存儲器的組成邏輯框圖。解答：首先計算出需用DRAM芯片的數(shù)量為：64KX32/（16KX8）=16片；然后按SRAM擴展的方法進行并聯(lián)、串聯(lián)；同時要考慮DRAM芯片的特殊性；作出如下的存儲器組成邏輯框圖：A6…A016KX81#

WRRAS*CAS*D7…D0A6…A016KX84#

WRRAS*CAS*D7…D0A6…A016KX813#

WRRAS*CAS*D7…D0A6…A016KX816#

WRRAS*CAS*D7…D0A6~A0（A13~A7）………D31D0…A15A14與Y3*Y2*Y1*Y0*與t1t2t2=t1+Δt…RAS3*CAS3*RAS0*RAS3*用16片16KX8DRAM構(gòu)成64KX32主存的邏輯圖（2）設(shè)存儲器讀/寫周期為0.5s，CPU在1s內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？解答：采用異步刷新較為合理。關(guān)于兩次刷新的最大時間間隔。實際刷新時間——設(shè)每片DRAM為128行，則有（128行/組）X4組X0.5s/行=256s（注意：①芯片中行、列的數(shù)目要作為已知條件；②刷新周期與刷新信號周期。）（3）采用異步刷新方式，如單元刷新間隔不超過8ms，則刷新信號周期是多少？8000(s)/128(行/組)×4組=15.5(s)3.3只讀存儲器和閃速存儲器3.3.1只讀存儲器ROMSRAM、DRAM都是揮發(fā)性（volatile）存儲器，而ROM是非揮發(fā)性的存儲器。（易失性、非易失性存儲器）ROM中一旦有了信息，就不能輕易改變，也不會在掉電時丟失，它們在計算機系統(tǒng)中是只供讀出的存儲器。ROM器件有兩個顯著的優(yōu)點：1.結(jié)構(gòu)簡單，所以位密度比可讀／寫存儲器高。2.具有非易失性，所以可靠性高。由于ROM器件的功能是只許讀出，不許寫入，所以，它只能用在不需要經(jīng)常對信息進行修改和寫入的地方。計算機系統(tǒng)中，一般既有RAM模塊，也有ROM模塊。ROM模塊中常常用來存放系統(tǒng)啟動程序和參數(shù)表，也用來存放常駐內(nèi)存的監(jiān)控程序或者操作系統(tǒng)的常駐內(nèi)存部分，甚至還可以用來存放字庫或者某些語言的編譯程序及解釋程序。一、MROM——全固定、掩模型ROM1、概念解釋M：Mask即掩模（膜）版。半導(dǎo)體IC的制作工序中關(guān)鍵的一項是光刻。各種元件尺寸和元件間連接都靠光刻工藝完成，而光刻是通過掩模版曝光刻出圖形來。所以，制作ROM時，可根據(jù)使用的具體需要，在制作mask時將信息（Program）編排進去。光刻成的ROM，所存信息與mask完全一致，不可改變。故名全固定ROM。2、MROM特點：掩膜型ROM又可分為MOS型和雙極型兩種。MOS型功耗小，但速度比較慢、微型機系統(tǒng)中用的ROM主要是這種類型。雙極型速度比MOS型快，但功耗大，只用在速度要求較高的系統(tǒng)中。適合大批量生產(chǎn)已成型的產(chǎn)品。小量生產(chǎn)則成本上升（mask制作工藝復(fù)雜，周期長）。所以，總是在一個計算機系統(tǒng)完成開發(fā)以后，才用掩膜ROM來容納不再作修改的程序或數(shù)據(jù)。3、MROM例圖（32字X8位）VCA0

0A1

W01W1A4

31W31D0D1D7地址譯碼器二、一次可編程的ROM—PROM（Programmable）何為PROM：制造者生產(chǎn)ROM時為全“0”或全“1”出廠。用戶可以根據(jù)需要用專門的寫入器（編程器）寫入信息。一旦寫入，不可更改。PROM的兩種類型1、結(jié)擊穿（結(jié)破壞）型2、熔（斷）絲型寫入時，利用外部引腳輸入地址，對其中的二極管鍵進行選擇，使某一些被燒斷，某一些保持原狀，于是就進行了編程。三、可擦除可編程ROM—EPROM（ErasablePROM）光擦，電擦等。具體種類較多。滿足靈活性需要。但兩次改寫之間仍是只讀的。而且可改寫的次數(shù)也是有限的。1、光擦除EPROM存儲單元一般為MOS晶體管，柵極是一個被絕緣體隔絕的懸空的多晶硅電極，初始時柵極上沒有電荷。編程時加25V電壓，可向柵極注入電荷(負），使晶體管導(dǎo)通。電壓撤掉，絕緣體隔絕了電荷，使晶體管保持導(dǎo)通（或截止），從而存儲數(shù)據(jù)。紫外線擦除；又稱UVEPROM。在EPROM芯片上方有一個石英窗，從而允許紫外線穿過而照射到電路上。此時，聚集在各基本存儲電路中的電荷會形成光電流泄漏走使電路恢復(fù)為初始狀態(tài)，從而擦除了寫入信息。EPROM一般用在軟件或系統(tǒng)開發(fā)階段，一旦設(shè)計過程徹底完成，就用掩膜型ROM或者PROM取而代之。因為EPROM可以擦除，所以，它們換下來后還可以反復(fù)使用。EPROM在初始狀態(tài)下，所有的數(shù)位均為“1”，寫入時只能將“1”改變?yōu)椤?”，用紫外線光源抹除時，才能將“0”變?yōu)椤?”2、電可擦寫PROM——EEPROM或E2PROM擦除機理不同：EEPROM增加了一個控制柵極，擦寫時在源極加較高的編程電壓Vpp，而控制柵極接地。電場作用使浮置柵極上的電子越過氧化層進入源區(qū)，被外加電源中和掉。兩個寫周期完成擦除和寫入?？勺止?jié)擦，也可全片擦。3.3.2閃速存儲器（flashmemory：快閃存儲器、快擦存儲器）在EEPROM基礎(chǔ)上發(fā)展起來的新型電可擦除非揮發(fā)性存儲器件。存儲單元結(jié)構(gòu)類似于EEPROM，主要差別是閃存的氧化層較薄，因而電擦性能更好。特點：從全片擦除進步到部分（塊）擦除，適合文件存儲；擦寫次數(shù)10萬次以上，讀取時間小于90ns；固有的非易失性RAM斷電后保存的信息隨即丟失，閃存具有可靠的非易失性，是一種理想的存儲器廉價的高密度1M位閃存的位成本比SRAM低一半以上，16M的更低；與DRAM相比節(jié)省后援存儲器的費用和空間可直接執(zhí)行省去了從磁盤到RAM的加載步驟，工作速度僅取決于存取時間固態(tài)性能低功耗、高密度、無機電移動裝置，適合于便攜式計算機，替代硬盤的理想工具3.3.2閃速存儲器（flashmemory：快閃存儲器、快擦存儲器）用途：作為系統(tǒng)軟件核心部分的存儲器；外部數(shù)據(jù)采集；在某些應(yīng)用中代替硬盤（被稱為固態(tài)盤而廣泛用于便攜式計算機系統(tǒng)）。3.3.3ROM、RAM與CPU的連接按照指定的地址空間分配，正確選擇所給各種存儲器芯片及其它片子、門電路等；將對應(yīng)的地址線、數(shù)據(jù)線、控制線連接起來，構(gòu)成較完整的處理器與存儲器的相連系統(tǒng)。例之一：教材P.93【例3】。

CPU的地址總線16根（A15~A0），雙向數(shù)據(jù)總線8根（D7~D0），控制總線中與主存有關(guān)的信號有MREQ*（允許訪存，低電平有效），R/W*（高電平為讀命令，低電平為寫命令）。主存地址空間分配如下：

0~8191為系統(tǒng)程序區(qū)；8192~32767為用戶程序區(qū)；最后（最大地址）2K為系統(tǒng)程序工作區(qū)。上述地址為十進制，按字編址?，F(xiàn)有如下存儲器芯片：

EPROM：8KX8位（控制端僅有CS*）

SRAM：16KX1位，2KX8位，4KX8位，8KX8位

請從上述芯片中選擇適當芯片設(shè)計該計算機主存儲器，畫出主存儲器邏輯框圖。注意：

畫出選片邏輯（可選用門電路及3：8譯碼器74LS138）與CPU的連接，說明選哪些存儲器芯片，各選多少片。作為此類設(shè)計常用芯片，首先回顧74LS138譯碼器：（1）74138的邏輯符號G1G2AG2BCBAY7Y0||其中：G1，G2A，G2B為輸入控制端；C，B，A為譯碼輸入端；Y7，……，Y0為譯碼輸出端。（2）74138的真值表：G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y00XXXXX11111111X1XXXX11111111XX1XXX111111111000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111解題的步驟：1、完整列出二進制表示的地址空間分配A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

0000000000000000┇┇00011111111111110010000000000000┇┇01111111111111111111100000000000┇┇1111111111111111空閑未用的區(qū)域解題步驟：2、根據(jù)空間分配和題意確定存儲芯片類型及數(shù)量，同時確定74138的輸入、輸出端如何使用。（1）前8K選用一片8KX8的EPROM即可，用74138的Y0輸出進行該片的選片（即A15A14A13=000）；（2）相鄰24K選用8KX8的SRAM三片即可，用74138中Y1、Y2、Y3分別選三片中的一片（即A15A14A13=001、010、011）；（3）末2K用一片2KX8的SRAM即可，在74138的Y7輸出有效的基礎(chǔ)上再加入A12、A11同時為1的條件——用一個非門和一個與門邏輯就可以實現(xiàn)。解題步驟：3、作出連接圖。（教材P.94圖3.24。）與D0┆D7A0┆A10A11A12A13A14A15Y0Y1Y2Y3Y4Y5Y6Y7G2A74LS138G2BABCG1

MREQV非R/W8KBSRAMCPUCSCS8KBSRAMD7…D0CSA0…A128KBEPROMD7…D0CSA0…A12D7…D0CSA0…A102KBSRAM8KBSRAMA0…A12A0…A12D7…D0D7…D0例之二：設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ*作訪存控制信號（低電平有效），用WR*作讀寫控制信號（高電平為讀，低電平為寫），現(xiàn)有下列芯片及各種門電路（自定）如圖。畫出CPU與存儲器的連接圖。要求：Am……A0Ak…...AoDn……DoDn…..Do2KX8位1KX4位8KX8位2KX8位32KX8位8KX8位16KX1位，4KX4位

74LS138CSRDROMCSWERAM（1）存儲芯片地址空間分配為：最大4K空間為系統(tǒng)程序區(qū)，相鄰的4K為系統(tǒng)程序工作區(qū)，最小16K為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細畫出片選邏輯。ROM：2KX8位RAM：1KX4位

8KX8位2KX8位

32KX8位8KX8位

16KX1位

4KX4位解答：步驟1、地址空間分配：強調(diào)必須用二進制完整列出，否則無法正確選片。

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

1111111111111111

111110000000000011110111111111111111000000000000111011111111111111100000000000000011111111111111001000000000000000011111111111110000000000000000中間有40K的空白未用地址空間4K4K16K步驟2、確定芯片的類型和數(shù)量。除了74138譯碼器與門電路之外要選：（1）4K的系統(tǒng)程序區(qū)用兩片2KX8位的ROM，片選用74138的Y7輸出加進A12、A11組合分別為11和10（各對應(yīng)一片）的條件，可以用簡單門電路實現(xiàn)。（2）相鄰4K的系統(tǒng)程序工作區(qū)用4KX4位的RAM進行位擴展即可。片選用74138的Y7輸出加進A12=0的條件即可。（3）最小16K用戶程序區(qū)用兩片8KX8位的RAM，兩片的片選分別用74138的Y1、Y0輸出端。步驟3、作出連接圖MREQA15A14A13A12A11A10A9A0D7

D0WR8KX8RAM8KX8RAM2KX8ROM2KX8ROM4KX4RAM4KX4RAM或非或或非+V┇┇┇G1G2AG2BCBAY7Y1Y0….….有關(guān)ROM的書后習題P.1256、用32KX8位的EPROM芯片組成128KX16位的只讀存儲器，試問：（1）數(shù)據(jù)寄存器多少位？（2）地址寄存器多少位？（3）共需多少個EPROM芯片？（4）畫出此存儲器組成框圖。解答（1）8位，16位；（2）15位，17位；（3）共需128KX16/（32KX8）=8個EPROM芯片；（4）存儲器的組成框圖如下：A14…A032KX81#CS*D7…D0A14…A032KX8CS*2#D7…D0A14…A032KX87#CS*D7…D0A14…A032KX8CS*8#D7…D0D15D8D7D0……A14A0……2/4譯碼A16A15有關(guān)ROM的書后習題P.1257、某機器中，已知配有一個地址空間為0000H~3FFFH的ROM區(qū)域?，F(xiàn)在再用一種RAM芯片（8KX8）形成40KX16位的RAM區(qū)域，起始地址為6000H。假設(shè)RAM芯片有CS*和WE*信號控制端。CPU的地址總線為A15~A0，數(shù)據(jù)總線為D15~D0，控制信號為R/W（讀/寫），MREQ*（訪存），要求：（1）畫出地址譯碼方案。（2）將ROM與RAM同CPU連接。7、解答：作出地址空間分配方案：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000000000H00111111111111113FFFH01100000000000006000H011111111111111110000000000000001001111111111111101000000000000010111111111111111100000000000000110111111111111111100000000000001111111111111111FFFFH選用10片8KX8RAM芯片兩兩并聯(lián)后五組再串聯(lián)：（只畫出了RAM與CPU的連接，讀寫控制線圖中沒有畫出）D0……D78KX8RAM1#CS*A0……A12D0……D78KX8RAMCS*2#A0……A12D0……D78KX8RAM9#CS*A0……A12D0……D78KX8RAMCS*10#A0……A12CPUD15┇D8D7┇D0A0┇┇A12A13A14A15MREQABCG2A*G2B*G1Y3*Y7*74LS138………………V3.4高速存儲器題意——提高存儲器工作速度的技術(shù)（頻帶平衡）解決存儲器與CPU速度不匹配容量、速度、價格的矛盾提高存儲器速度——減小內(nèi)存與CPU之間速度差異的主要途徑——在CPU內(nèi)部設(shè)多個通用寄存器；研究新的DRAM芯片技術(shù)；在結(jié)構(gòu)技術(shù)上考慮更好的措施；從系統(tǒng)結(jié)構(gòu)角度考慮采用多層存儲體系。（每項技術(shù)措施都是為了整體改善存儲器性能價格比，但不同技術(shù)主要針對某個存儲器技術(shù)指標的提高。）1、芯片技術(shù)在DRAM芯片中采用高速存取方式?？焖夙撁嬖L問方式（FPM）：此次訪問的存儲單元與上次訪問的單元處于存儲單元陣列的同一行（即頁面）時，可以利用上次訪問的行地址。比一般訪問提高2~3倍。增強數(shù)據(jù)輸出存儲器（EDODRAM）：在FPMDRAM的基礎(chǔ)上，增加一個數(shù)據(jù)鎖存器，在輸出一個數(shù)據(jù)的過程中就準備下一個數(shù)據(jù)的輸出。性能提高15%~30%。同步型DRAM（SDRAM）：將CPU和RAM通過一個相同的時鐘鎖在一起。實際是通過地址、數(shù)據(jù)鎖存及流水方式達到同步。RDRAM（RambusDRAM）：經(jīng)專用RDRAM總線與CPU之間傳送數(shù)據(jù)。SLDRAM?！?。（？？？）芯片技術(shù)中還有：雙端口存儲器；相聯(lián)存儲器；等等。

2、結(jié)構(gòu)技術(shù)——選定存儲芯片后，進一步提高存儲器性能的措施：從結(jié)構(gòu)上提高存儲器的帶寬；實際是采用并行操作的存儲器；主要采用技術(shù)——多體交叉存儲技術(shù)。3、采用多層次存儲體系結(jié)構(gòu)（寄存器——）Cache——主存——輔存；其中Cache技術(shù)面向速度問題而虛存技術(shù)面向容量問題。3.4高速存儲器

地址寄存器地址寄存器譯碼器譯碼器存儲體地址地址MDRMDR數(shù)據(jù)數(shù)據(jù)讀寫電路讀寫電路WEWEMARMAR雙端口存儲器框圖3.4.1雙端口存儲器一、端口的含義指讀寫口，含地址寄存器、地址譯碼器、數(shù)據(jù)寄存器和讀寫控制電路。見下圖。仲裁邏輯二、無沖突和有沖突的讀寫三、雙端口存儲器的應(yīng)用場合1、多層次存儲器系統(tǒng)中的Cache采用雙端口結(jié)構(gòu)；2、一般主存用來實現(xiàn)CPU和其他總線主設(shè)備（如DMAC和IOP）同時并行訪問；3、多機系統(tǒng)中可用來實現(xiàn)多機之間信息交換（可考慮用多端口）；雙端口存儲器是顯示卡上的顯示存儲器的主要形式；…。3.4.2多模塊交叉（多體交叉）存儲器

一、多體交叉存儲器的實質(zhì)是并行的主存系統(tǒng)1、并行主存的含義數(shù)據(jù)總線仍然是單字寬（W），卻能在一個存取周期Tm訪問到多個字（nW）的信息。2、實現(xiàn)并行的基礎(chǔ)用多個（n個）存儲體（存儲模塊）組成主存?；貞汻AM擴展時將1KX4芯片組織成8KX16存儲器的方法：（1）4個芯片位擴展為1KX16——稱其為一個分（存儲）體或一個模塊（板）；（2）再用8個模塊字擴展成8KX16的主存；A12Y7A11A10Y0A9A0D15D12D3D0R/W3/8譯碼器A0……A9R/W1#CSD3…...D0A0……A9R/W4#CSD3……D0A0……A9R/W29#CSD3……D0A0……A9R/W32#CSD3……D0該圖所示結(jié)構(gòu)已經(jīng)具備了并行的基礎(chǔ)；但因為線性地址在各模塊間的安排是順序方式的，實際上只起到了擴充容量的作用，而沒有達到增加頻寬進而提高存取速度的目的。…二、多模塊存儲器中線性地址的兩種安排方式1、順序方式線性地址按模塊走，第一塊排完再排第二塊….；編址為高位交叉。2、交叉方式線性地址逐模塊走，所有塊編一個單元，再回到第一塊……；編址為低位交叉，真正的并行主存系統(tǒng)中常用的是這種方式。以上兩種方式圖解如下：（類教材P.101圖3.29）00000M0M1M2M3內(nèi)存地址：4321000001000100001100100001010011000111010000100101010010110110001101011100111110000100011001010011101001010110110101111100011001110101101111100111011111011111模塊(分體)號塊內(nèi)字地址數(shù)據(jù)寄存器MDR（16位）DB（16位）多模塊的順序編址方式整個內(nèi)存需地址寄存、數(shù)據(jù)寄存和讀寫控制電路各一套。16位16位16位16位譯碼器00000數(shù)據(jù)總線DB（16位）內(nèi)存地址：4321000001000100001100100001010011000111010000100101010010110110001101011100111110000100011001010011101001010110110101111100011001110101101111100111011111011111模塊(分體)號塊內(nèi)字地址譯碼器尋找模塊多模塊的交叉編址方式MDR0MDR3MDR2MDR1MAR0MAR3MAR2MAR116位16位16位16位n個并行的存儲體具有各自的地址寄存器的地址譯碼、驅(qū)動、讀放等電路三、多體交叉存儲器的工作原理

（Interleavedmemory）1、地址交叉排列的目的獲得比單體或多體順序排列方式更高的頻寬。【例】在一個具有4個存儲體的多體交叉存儲器中，如果處理器的訪存地址為以下十進制值；求該存儲器比單體存儲器的平均訪問速率提高多少（忽略初啟時的延遲）？（0001為第一個地址。）（1）0001，0002，0003，…，0100（2）0002，0004，0006，…，0200（3）0003，0006，0009，…，0300——（1）4倍（2）2倍（3）4倍2、多體交叉存儲體分時工作原理無論多體存儲器中有幾個分體，CPU與主存之間數(shù)據(jù)通路仍是一個字長的W位。n個W位如何在一個存儲周期Tm中讀出？一般采用分時啟動分體的分時讀出法：設(shè)有n個分體（模塊），各自的存取周期都是Tm；則第一個分體啟動后，每隔1/n個Tm再啟動下一個分體。例：設(shè)有4體交叉的存儲器，分時即每隔1/4Tm啟動一個分體，見圖示。分時啟動各個分存儲體的示意圖（以四體交叉

存儲器為例）M3M2M1M01/42/43/412t(Tm)可見多體交叉存儲器是一種采用流水方式工作的并行存儲器系統(tǒng)。3、交叉存取度（計算問題）（1）概念與例題說明設(shè)多體中各分體（模塊）字長等于數(shù)據(jù)總線寬度；又設(shè)各模塊存取周期為T，總線傳送周期為，存儲器的模塊數(shù)為m，為了實現(xiàn)流水存取，應(yīng)滿足：T=mm=T/叫做交叉存取度。存儲器的模塊數(shù)必須大于或等于mt1=T+（m-1）為交叉存儲器連續(xù)取m個字所需時間；（P.102圖3.31）t2=mT為順序存儲器連續(xù)取m個字所需時間。T時間字模塊W0M0W1M1W2M2W3M3W0M0初啟延遲P.102圖3.31流水方式存取示意圖【例4】設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。問順序存儲器和交叉存儲器的帶寬各是多少？解：二者讀出4個字的信息量均為64X4=256位；所需時間分別為：T1=T+（m-1）=350nsT2=mT=800ns帶寬分別為：W1=256/350=73X107位/sW2=256/800=32X107位/s？？？帶寬的物理含義。Bm=W/Tm：單位時間里存儲器所存取的信息量。（3）有關(guān)多體交叉存儲器的書后習題：P.125習題8、P.126習題138、設(shè)存儲容量為64M，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進行組織。存儲周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少？解答：m=8，從存儲器讀取8個字的位數(shù)為W=8X64=512（位）順序存儲器要取的8個字在同一分體（模塊）內(nèi)，所用時間為t2=8XTm=8X100=800（ns）頻寬為Bm2=W/t2=6.4X108（bits/s）交叉存儲器要取的8個字在8個模塊內(nèi)，所用時間為t1=Tm+（m-1）X（總線傳送周期）=100+7X50=450（ns）頻寬為Bm1=W/t1≈1.14X109（bits/s）(比較大小。)13、某機器采用四體交叉存儲器，今執(zhí)行一小段循環(huán)程序，此程序放在存儲器的連續(xù)地址單元中。假設(shè)每條指令的執(zhí)行時間相等，而且不需要到存儲器存取數(shù)據(jù)，請問在下面兩種情況中（執(zhí)行的指令數(shù)相等），程序的運行時間是否相等？（1）循環(huán)程序由6條指令組成，重復(fù)執(zhí)行80次。（2）循環(huán)程序由8條指令組成，重復(fù)執(zhí)行60次。解答：…………指令1指令5指令2指令6指令3指令4指令7指令8M0M3M2M1（1）T1=（T+3+T+）X80=160T+320（2）T2=（T+3+T+3）X60=120T+360T1-T2=40（T-）∴T1>T2∵T>4、多體交叉存儲器的幾點補充說明（1）采用低位交叉方式工作的存儲器實際是一種流水方式工作的并行存儲器系統(tǒng)。能夠大幅度提高主存儲器的速度，在共享主存的多機系統(tǒng)及許多高速的單機系統(tǒng)中用作主存。（2）增加存儲體個數(shù)（多模塊的塊數(shù)）可提高主存速度，但是，主存速度并非隨存儲體個數(shù)增加而線性提高。（3）多體交叉存儲器在提高頻寬的同時也擴大了容量，但使用該技術(shù)的主要目的是為了速度而不是容量。5、多體交叉存儲器的組成框圖I/O處理器CPUM0M1M2M3總線控制IOP地址地址地址地址存儲器控制器存控的作用——組織多體并行工作，實現(xiàn)分時流水讀出，管理信息流動次序和方向。

3.4.3相聯(lián)存儲器（CAM——ContentAccessMemory）一、相聯(lián)存儲器的實質(zhì)（工作原理）按內(nèi)容訪問的存儲器?！皟?nèi)容”指存儲單元中一個子段（字段）。將數(shù)據(jù)字的某字段作為關(guān)鍵字，給出要找數(shù)據(jù)字的關(guān)鍵字的值，用它與存儲體中所有單元進行比較，找出關(guān)鍵字相同的數(shù)據(jù)字，且，有多少個找出多少個。二、相聯(lián)存儲器的結(jié)構(gòu)與功能結(jié)構(gòu)框圖如下：檢索寄存器（n位）屏蔽寄存器（n位）數(shù)據(jù)寄存器（n位）存儲體（包括比較電路）（m個單元，每單元n位）譯碼電路地址寄存器12m┇匹配寄存器┇┇┇???

??????

??????

???相聯(lián)存儲器的結(jié)構(gòu)框圖①用來存放關(guān)鍵字②屏蔽關(guān)鍵字段以外的值。③存儲體中各單元相應(yīng)字段同時與關(guān)鍵字比較，相同者，匹配寄存器相應(yīng)位置為1。④譯碼電路找到對應(yīng)的存儲單元。⑤數(shù)據(jù)寄存器存放讀出或?qū)懭氲臄?shù)據(jù)。也具備按地址訪問的功能。