未鎖定機(jī)工PPT第八章時(shí)序邏輯電路

第8章

時(shí)序邏輯電路第8章時(shí)序邏輯電路8.1寄存器8.2計(jì)數(shù)器【知識(shí)目標(biāo)】1.了解寄存器的功能、基本構(gòu)成和常見(jiàn)類(lèi)型2.了解典型集成寄存器的應(yīng)用3.了解計(jì)數(shù)器的功能4.掌握二進(jìn)制、十進(jìn)制等典型計(jì)數(shù)器的外特性及應(yīng)用【技能目標(biāo)】1.學(xué)會(huì)識(shí)讀常用寄存器和計(jì)數(shù)器集成電路的引腳并能測(cè)試其邏輯功能。2.會(huì)安裝電路，安裝并調(diào)試秒計(jì)數(shù)器，實(shí)現(xiàn)計(jì)數(shù)器邏輯功能。3.能初步查閱集成電路手冊(cè)，正解選用寄存器、計(jì)數(shù)器集成電路。數(shù)字電路按邏輯功能和電路組成特點(diǎn)不同可分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)。【時(shí)序邏輯電路的特點(diǎn)】

電路任一時(shí)刻的輸出狀態(tài)不僅與該時(shí)刻的輸入狀態(tài)有關(guān)，而且與電路的原有狀態(tài)有關(guān)，這種電路稱(chēng)為時(shí)序邏輯電路。前面所討論的觸發(fā)器就是一種最簡(jiǎn)單的時(shí)序邏輯電路?！緯r(shí)序邏輯電路的組成】

時(shí)序邏輯電路是由組合邏輯電路和存儲(chǔ)電路兩部分組成，如圖8-1所示。圖8-1時(shí)序邏輯電路組成框圖【時(shí)序邏輯電路的分類(lèi)】

時(shí)序電路按時(shí)鐘信號(hào)輸入方式不同，可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類(lèi)。同步時(shí)序邏輯電路中，各觸發(fā)器受同一時(shí)鐘控制，其狀態(tài)轉(zhuǎn)換與所加的時(shí)鐘脈沖信號(hào)都是同步的；異步時(shí)序邏輯電路中，各觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。常見(jiàn)的時(shí)序邏輯電路有寄存器和計(jì)數(shù)器等。8.1寄存器

8.1.1寄存器的功能、基本構(gòu)成及常見(jiàn)類(lèi)型【寄存器的功能】

寄存器是一種非常重要的時(shí)序邏輯電路部件，它主要用來(lái)接收、暫存、傳遞數(shù)碼、指令等信息?！炯拇嫫鞯幕緲?gòu)成】

寄存器主要由觸發(fā)器和一些控制門(mén)電路組成，一個(gè)觸發(fā)器能存放一位二進(jìn)制數(shù)碼，要存放N位二進(jìn)制數(shù)碼，就應(yīng)有N個(gè)觸發(fā)器?！炯拇嫫鞯某Ｒ?jiàn)類(lèi)型】

寄存器按照功能的不同，可分為數(shù)碼寄存器和移位寄存器。

8.1.2數(shù)碼寄存器

數(shù)碼寄存器是簡(jiǎn)單的存儲(chǔ)器，具有接收、暫存數(shù)碼和清除數(shù)碼的功能。圖8-2所示是用D觸發(fā)器組成的四位數(shù)碼寄存器。在存數(shù)指令（CP脈沖上升沿）的作用下，可將預(yù)先加在各D觸發(fā)器輸入端的數(shù)碼，存入相應(yīng)的觸發(fā)器中，并可從各觸發(fā)器的Q端同時(shí)輸出，所以稱(chēng)其為并行輸入、并行輸出寄存器。圖8-2四位數(shù)碼寄存器例如，要將四位二進(jìn)制數(shù)碼D3D2D1D0=1010存入寄存器中，工作過(guò)程如下：（1）清零：令（總清零端）=0，則Q3Q2Q1Q0=0000，清除原有數(shù)碼。（2）寄存數(shù)碼：令=1。在寄存器D3、D2、D1、D0輸入端分別輸入為1、0、1、0。當(dāng)CP脈沖（接收數(shù)碼的控制端）的上升沿一到，寄存器的狀態(tài)

Q3Q2Q1Q0=1010，只要使=1，CP=0，寄存器就處在保持狀態(tài)。從而完成了數(shù)碼的接收和暫存功能。8.1.3移位寄存器

移位寄存器除了有存放數(shù)碼的功能外，還有數(shù)碼移位功能。根據(jù)數(shù)碼移動(dòng)情況不同，可分為單向移位寄存器（又可分為左移寄存器和右移寄存器）和雙向移位寄存器。【單向移位寄存器】由D觸發(fā)器構(gòu)成的四位左移寄存器如圖8-3所示。為總清零端。觸發(fā)器的輸出接至相鄰左邊觸發(fā)器的輸入端D，輸入數(shù)據(jù)由最右邊觸發(fā)器FF0的輸入端D接入。a）邏輯圖b）工作波形圖圖8-3四位左移寄存器

工作原理：例如將數(shù)碼D3D2D1D0＝1010寄存，從高位到低位依次串行送到串行輸入端，在第一個(gè)CP脈沖上升沿到來(lái)后，Q0=D3＝1，在第二個(gè)CP脈沖上升沿到來(lái)后，Q0=D2＝0，Q1=

1……，依此類(lèi)推，在4個(gè)脈沖作用下，Q3Q2Q1Q0=1010，串行輸入的四位數(shù)碼全部置入移位寄存器中，同時(shí)，在4個(gè)觸發(fā)器的輸出端得到了并行輸出的數(shù)碼。實(shí)現(xiàn)了數(shù)碼的串入——并出。工作波形如圖8-3b）所示。

將右移寄存器和左移寄存器組合起來(lái)，并引入控制端便構(gòu)成既可左移又可右移的雙向移位寄存器。技能訓(xùn)練一74LS194的邏輯功能測(cè)試

【訓(xùn)練目標(biāo)】1.學(xué)會(huì)識(shí)讀74LS194引腳并能測(cè)試其邏輯功能。2.了解74LS194的應(yīng)用方法【訓(xùn)練材料】面包板、集成四位雙向移位寄存器74LS194一片，扳手開(kāi)關(guān)若干，導(dǎo)線若干，發(fā)光二極管4個(gè)?！居?xùn)練內(nèi)容及步驟】1.74LS194引腳順序及引腳功能識(shí)別（1）找到集成塊標(biāo)識(shí)讀出1～16引腳順序。集成電路CT74LS194是一塊四位雙向移位寄存器，如圖8-4所示。

a）引腳排列圖b）邏輯功能圖c）實(shí)物圖圖8-4雙向移位寄存器CT74LS194（2）根據(jù)圖8-4a）找出1腳為總清零端，7腳和2腳分別是左移和右移串行輸入端，3、4、5、6腳是D0～D3四個(gè)并行輸入端，9、10腳是工作方式控制端，11腳是CP時(shí)鐘脈沖信號(hào)輸入端，12、13、14、15是Q3～Q0四個(gè)輸出端，8腳是地端，16腳是電源端。（3）74LS194的5種不同操作模式：即并行送數(shù)寄存，右移（方向由Q0→Q3）,左移（方向由Q3→Q0），保持及清零。M1、M0和端的控制作用如表8-3所示。2.測(cè)試74LS194的邏輯功能根據(jù)集成塊74LS194各腳功能和電路邏輯功能接線，如圖8-6所示，、M1、M0、DSL、DSR、D0、D1、D2、D3分別接至邏輯開(kāi)關(guān)；Q0、Q1、Q2、Q3接至發(fā)光二極管。CP端接單次脈沖源。按表8-4所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測(cè)試。圖8-674LS194邏輯功能測(cè)試原理圖（1）清除：令=0，其他輸入均為任意態(tài)，這時(shí)寄存器輸出Q0、Q1、Q2、Q3應(yīng)均為0。觀察情況并記錄到表8-4中。清除后，至=1。（2）送數(shù)：令=M1=M0=1，送入任意4位二進(jìn)制數(shù)，如D0、D1、D2、D3=1010，加CP脈沖，觀察CP=0、CP由0→1、CP由1→0、三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖的上升沿。觀察情況并記錄到表8-4中。（3）右移：清零后，令=1，M1=0M0=1，由右移輸入端DSR送入二進(jìn)制數(shù)碼如0100，由CP端連續(xù)加4個(gè)脈沖，觀察輸出情況并記錄到表8-4中。（4）左移：先清零，再令=1，M1=1，M0=0，由左移輸入端DSL送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個(gè)CP脈沖，觀察輸出端情況并記錄到表8-4中。（5）保持：寄存器予置任意4位二進(jìn)制數(shù)碼abcd，令=1，M1=M0=0，加CP脈沖，觀察寄存器輸出狀態(tài)并記錄到表8-4中。8.2計(jì)數(shù)器

8.2.1計(jì)數(shù)器的功能及類(lèi)型【計(jì)數(shù)器的功能及應(yīng)用】

能累計(jì)輸入脈沖個(gè)數(shù)的時(shí)序電路叫計(jì)數(shù)器。計(jì)數(shù)器不僅能用于計(jì)數(shù)，還可用于定時(shí)、分頻和程序控制等。例如，圖8-8所示。a）計(jì)數(shù)器在時(shí)鐘中的應(yīng)用b)計(jì)數(shù)器在測(cè)量?jī)x器中的應(yīng)用圖8-8計(jì)數(shù)器的應(yīng)用【計(jì)數(shù)器的類(lèi)型】

常用的計(jì)數(shù)器種類(lèi)非常多，計(jì)數(shù)器按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器（如十進(jìn)制、N進(jìn)制計(jì)數(shù)器等）；按數(shù)字的增減趨勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；按計(jì)數(shù)器中各觸發(fā)器翻轉(zhuǎn)是否與計(jì)數(shù)脈沖同步可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。8.2.2異步計(jì)數(shù)器

【異步三位二進(jìn)制加法計(jì)數(shù)器】（１）電路組成。如圖8-8a）所示，由3個(gè)JK觸發(fā)器構(gòu)成。FF0為最低位觸發(fā)器，其控制端C1接輸入脈沖，低位的輸出端Q接高一位的控制端C1處，F(xiàn)F2為最高位計(jì)數(shù)器。各觸發(fā)器K=J=1，處于計(jì)數(shù)狀態(tài)。當(dāng)各觸發(fā)器的控制端C1接收到由1變0的信號(hào)時(shí)，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)。（2）工作原理

1）計(jì)數(shù)器清零：使=0，則Q2Q1Q0=000。2）每當(dāng)一個(gè)CP脈沖下降沿到來(lái)時(shí)，F(xiàn)F0就翻轉(zhuǎn)一次；每當(dāng)Q0的下降沿到來(lái)時(shí)，F(xiàn)F1就翻轉(zhuǎn)一次；每當(dāng)Q1的下降沿到來(lái)時(shí)，F(xiàn)F2就翻轉(zhuǎn)一次，工作波形如圖8-9b）所示。a）邏輯圖b）工作波形圖

輸入脈沖個(gè)數(shù)與對(duì)應(yīng)的二進(jìn)制數(shù)狀態(tài)，見(jiàn)表8-5，實(shí)現(xiàn)了每輸入一個(gè)脈沖，就進(jìn)行一次加1運(yùn)算的加法計(jì)數(shù)器操作（也稱(chēng)遞增計(jì)數(shù)器）。三位二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)范圍是000～111，對(duì)應(yīng)十進(jìn)制數(shù)的0～7，共8個(gè)狀態(tài)，第8個(gè)計(jì)數(shù)脈沖輸入后計(jì)數(shù)器又從初始000開(kāi)始計(jì)數(shù)。【異步集成計(jì)數(shù)器74LS290】

（1）74LS290功能介紹：二-五-十進(jìn)制異步加法計(jì)數(shù)器74LS290的邏輯功能示意圖、引腳排列圖實(shí)物圖如圖8-11所示。集成異步計(jì)數(shù)器74LS290的功能表如表8-6所示。a）邏輯功能圖b）引腳排列圖c）實(shí)物圖圖8-11CT74LS290（2）74LS290的應(yīng)用：74LS290通過(guò)輸入輸出端子的不同連接，可組成不同進(jìn)制的計(jì)數(shù)器。圖8-12是分別用74LS290組成的二進(jìn)制、五進(jìn)制和十進(jìn)制計(jì)數(shù)器。a）二進(jìn)制計(jì)數(shù)器b）五進(jìn)制計(jì)數(shù)器C）8421BCD十進(jìn)制計(jì)數(shù)器圖8-1274LS290的應(yīng)用8.2.3同步計(jì)數(shù)器

為提高計(jì)數(shù)速度，將計(jì)數(shù)脈沖送到每個(gè)觸發(fā)器的時(shí)鐘脈沖輸入端CP處，使各個(gè)觸發(fā)器的狀態(tài)變化與計(jì)數(shù)脈沖同步，這種方式的計(jì)數(shù)器稱(chēng)為同步計(jì)數(shù)器?！救欢M(jìn)制同步加法計(jì)數(shù)器】如圖8-13所示。

圖8-13三位二進(jìn)制同步加法計(jì)數(shù)器1．分析邏輯關(guān)系如表８-7所示。表8-7三位二進(jìn)制同步加法計(jì)數(shù)器邏輯關(guān)系2．工作過(guò)程（1）計(jì)數(shù)器工作前應(yīng)先清零，初始狀態(tài)為000。（2）當(dāng)?shù)?個(gè)CP脈沖到來(lái)后，F(xiàn)F0的狀態(tài)由0變?yōu)?。而CP

到來(lái)前，Q0、Q1均為0，所以，CP

到來(lái)后，F(xiàn)F２、FF1保持0態(tài)不變。計(jì)數(shù)器狀態(tài)為001。（3）當(dāng)?shù)?個(gè)CP脈沖到來(lái)后，則FF0由1變?yōu)?。FF1狀態(tài)翻轉(zhuǎn)，由0變?yōu)?。而FF2仍保持0態(tài)不變。計(jì)數(shù)器狀態(tài)為010。（4）當(dāng)?shù)?個(gè)CP脈沖到來(lái)后，只有FF0的狀態(tài)由0變?yōu)?，F(xiàn)F1、FF2保持原態(tài)不變。計(jì)數(shù)器狀態(tài)為011。（5）當(dāng)?shù)?個(gè)計(jì)數(shù)脈沖到來(lái)后，三個(gè)觸發(fā)器均翻轉(zhuǎn)，計(jì)數(shù)狀態(tài)為100。（6）第5、6個(gè)計(jì)數(shù)脈沖到來(lái)后，觸發(fā)器的狀態(tài)，可自行分析。在第7個(gè)CP脈沖到來(lái)后，計(jì)數(shù)狀態(tài)變?yōu)?11，如再送入一個(gè)CP脈沖，計(jì)數(shù)恢復(fù)為000。【同步集成計(jì)數(shù)器74LS161】（1）74LS161功能介紹：74LS161是同步的可預(yù)置4位二進(jìn)制加法計(jì)數(shù)器。圖8-14分別是他的邏輯電路圖和引腳排列圖，集成同步計(jì)數(shù)器74LS161的功能表如表8-8所示。（2）74LS161的應(yīng)用：74LS161是集成同步4位二進(jìn)制計(jì)數(shù)器，也就是模16計(jì)數(shù)器，用它可構(gòu)成任意進(jìn)制計(jì)數(shù)器。項(xiàng)目訓(xùn)練制作秒計(jì)數(shù)器

【訓(xùn)練目標(biāo)】1.熟悉常用集成電路的使用方法和電子儀器的使用方法。2.學(xué)會(huì)查閱技術(shù)手冊(cè)和文獻(xiàn)資料。3.會(huì)安裝電路，實(shí)現(xiàn)計(jì)數(shù)器邏輯功能。【訓(xùn)練準(zhǔn)備】查閱技術(shù)手冊(cè)和文獻(xiàn)資料，按原理圖找出所需要的電子元器件，請(qǐng)根據(jù)所給的元器件，并完成電路制作?！居?xùn)練內(nèi)容及步驟】1．秒計(jì)數(shù)器簡(jiǎn)述：秒計(jì)數(shù)器即是一種60進(jìn)制計(jì)數(shù)器，經(jīng)常在秒表、數(shù)字鐘等電路的使用中出現(xiàn)。2．電路元器件的引腳識(shí)別與功能檢測(cè)： （1）對(duì)所選集成電路的引腳進(jìn)行識(shí)別（2）對(duì)所選集成電路進(jìn)行功能測(cè)試3．電路的制作與調(diào)試： （1）按電路原理圖繪制布局草圖。（2）按工藝要求對(duì)元件引腳進(jìn)行成型加工元器件的引線不要齊根彎折，應(yīng)該留有一定的距離，不少于2mm，以免損壞元件。（3）按布局插裝、排列元件。（6）調(diào)試已制作好的電路主板，達(dá)到指標(biāo)要求。5