第3章 計算機硬件系統(tǒng)

0計算機硬件基礎(chǔ)知識布爾代數(shù)在數(shù)字電路中，1位二進(jìn)制數(shù)碼的1和0不僅可以表示數(shù)量的大小，而且可以表示兩種不同的邏輯狀態(tài)。布爾代數(shù)研究的是二值變量的運算規(guī)律。在布爾代數(shù)中變量的取值只能是“0”和“1”。它代表了事物對立或矛盾著的兩個方面。在布爾代數(shù)中共有與、或、非三種基本運算。2023/2/51第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本運算1、與運算

只有決定一件事情的所有條件全都具備之后，這件事情才會發(fā)生。2023/2/52第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本運算

2、或運算決定一件事情的多個條件中只要有一個條件具備，這件事情就會發(fā)生。2023/2/53第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本運算

3、非運算條件不具備時，事情才會發(fā)生。反之亦然。2023/2/54第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的復(fù)合運算

1、與非運算2023/2/55第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的復(fù)合運算

2、或非運算2023/2/56第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的復(fù)合運算

3、異或運算2023/2/57第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的復(fù)合運算

4、同或運算2023/2/58第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本公式基本運算規(guī)則

與運算（邏輯乘）：A·0=0，A·1=A，A·A=A，A·A=0

或運算（邏輯加）：A+0=A，A+1=1，A+A=A，A+A=1

非運算（邏輯非）：A=A2023/2/59第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本公式基本定律

交換律：

A·B=B·A，A+B=B+A

結(jié)合律：(A·B)·C=A·(B·C)，

(A+B)+C=A+(B+C)

分配律：A·(B+C)=A·B+A·C，

(A+B)·C=(A+B)·(A+C)

吸收律：A·(A+B)=A，A+A·B=A

摩根定律：A+B+C+……….=A·B·C·……….A·B·C·……=A+B+C+………….2023/2/510第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本公式基本規(guī)則

代入規(guī)則：在任何一個包含變量A的邏輯等式中，若以另外一個邏輯式代入式中所有A的位置，則等式仍然成立。

反演規(guī)則：對于任何一個邏輯函數(shù)式Y(jié)，若將其中所有的“·”換成“+”，“+”換成“·”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結(jié)果仍就是Y。2023/2/511第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本公式基本定理

對偶規(guī)則：對于任何一個邏輯函數(shù)式Y(jié)，若將其中的“·”換成“+”，“+”換成“·”，0換成1，1換成0，則得到一個新的邏輯式Y(jié)’，成為Y的對偶式。若兩個邏輯式相等，則它們的對偶式也相等。

注意！在使用上述定理時應(yīng)遵守如下規(guī)則：

1、不得改變原邏輯式的計算順序；

2、不屬于單個變量上的反號應(yīng)保留不變。2023/2/512第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識布爾代數(shù)的基本公式常用公式2023/2/513第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用邏輯函數(shù)的建立和表示方法1、依題意，確定開關(guān)A，B為邏輯變量，燈F為邏輯函數(shù)。并設(shè)開關(guān)A，B上合為0，下合為1，燈F亮為1，滅為0。2、列出真值表。2023/2/514第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用邏輯函數(shù)的建立和表示方法3、寫出邏輯函數(shù)表達(dá)式2023/2/515第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用邏輯真值表邏輯函數(shù)表達(dá)式邏輯圖2023/2/516第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用由真值表寫邏輯函數(shù)表達(dá)式步驟：（1）找出使Y為1的那些輸入變量取值的組合；2023/2/517第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用由真值表寫邏輯函數(shù)表達(dá)式步驟：（2）、對應(yīng)每一取值組合，按1寫原變量，0寫反變量的方法組成一個乘積項；（3）、將乘積項相加即得。2023/2/518第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用由邏輯函數(shù)表達(dá)式寫真值表例：寫出邏輯函數(shù)的真值表。2023/2/519第3章計算機硬件系統(tǒng)0計算機硬件基礎(chǔ)知識邏輯函數(shù)及其應(yīng)用由邏輯圖寫邏輯函數(shù)表達(dá)式例：已知邏輯圖,寫出其對應(yīng)的邏輯函數(shù)表達(dá)式2023/2/520第3章計算機硬件系統(tǒng)1計算機硬件系統(tǒng)的組成計算機硬件系統(tǒng)組成：存儲器數(shù)據(jù)流控制流運算器外存儲器輸出設(shè)備內(nèi)存儲器輸入設(shè)備控制器2023/2/521第3章計算機硬件系統(tǒng)2中央處理器（CPU）一位加法器（BinaryAdderCircuits）半加器如果不考慮有來自低位的進(jìn)位將兩個1位二進(jìn)制數(shù)相加，稱為半加。實現(xiàn)半加運算的電路叫做半加器。2023/2/522第3章計算機硬件系統(tǒng)2中央處理器（CPU）2023/2/523第3章計算機硬件系統(tǒng)&&&+ABSCo2中央處理器（CPU）一位加法器（BinaryAdderCircuits）全加器在將兩個對應(yīng)位二進(jìn)制數(shù)相加時，考慮來自低位的進(jìn)位，既將3個數(shù)相加的運算稱為全加，其電路叫做全加器。2023/2/524第3章計算機硬件系統(tǒng)2中央處理器（CPU）

運算器與計算機其他部件的關(guān)系：與控制器的關(guān)系運算器接收到控制器發(fā)來的各種運算控制命令，進(jìn)行運算運算過程中產(chǎn)生的各種信息，包括運算結(jié)果特征標(biāo)志和狀態(tài)信息，再反饋給控制器與存儲器的關(guān)系存儲器可以把參加運算的數(shù)據(jù)傳送給運算器；運算器也可把運算結(jié)果傳送給存儲器，同時運算器提供存儲器的地址。2023/2/525第3章計算機硬件系統(tǒng)2中央處理器（CPU）

運算器的工作原理：運算器的原理各種復(fù)雜的運算處理最終可分解為四則運算與基本的邏輯運算四則運算的核心是加法運算?？梢酝ㄟ^補碼運算化減為加加減運算與移位結(jié)合可以實現(xiàn)乘除運算階碼與尾數(shù)的運算組合可以實現(xiàn)浮點運算。2023/2/526第3章計算機硬件系統(tǒng)2中央處理器（CPU）

控制器：控制器是中央處理器的重要組成部分是整個系統(tǒng)的指揮中心，在控制器的控制之下，運算器、存儲器和輸入輸出設(shè)備等部件構(gòu)成了一個有機的整體2023/2/527第3章計算機硬件系統(tǒng)2中央處理器（CPU）

控制器的功能：控制器的基本功能負(fù)責(zé)指令的讀出，進(jìn)行識別和解釋，并指揮協(xié)調(diào)各功能部件執(zhí)行指令。2023/2/528第3章計算機硬件系統(tǒng)2中央處理器（CPU）

控制器的功能：

1）程序控制保證機器按一定順序執(zhí)行程序是控制器的首要任務(wù)；

2）操作控制指令的功能是由若干個操作信號的組合來實現(xiàn)的；

3）時間控制對各種操作實施時間上的控制稱為時間控制。各種指令的操作信號均受到時間的嚴(yán)格控制；一條指令的整個執(zhí)行過程也受到時間的嚴(yán)格控制；

4）數(shù)據(jù)加工2023/2/529第3章計算機硬件系統(tǒng)2中央處理器（CPU）

控制器的組成：（1）指令部件程序計數(shù)器(PC)、指令寄存器(IR)、指令譯碼器（ID）、程序狀態(tài)寄存器（PSW）和地址形成部件等。（2）時序部件

時序部件就是用來產(chǎn)生各部件所需要的定時控制信號的部件。時序信號一般由工作周期，工作節(jié)拍及工作時標(biāo)脈沖三級時序信號構(gòu)成。2023/2/530第3章計算機硬件系統(tǒng)2中央處理器（CPU）

控制器的組成：（3）微操作控制線路

微操作是指計算機中最基本的操作；微操作控制邏輯，用來產(chǎn)生機器所需的全部的微操作信號。微操作控制邏輯的作用是把操作碼譯碼器輸出的控制電位，時序信號以及各種控制條件進(jìn)行組合，按一定時間順序產(chǎn)生并發(fā)出一系列微操作控制信號，以完成指令規(guī)定的全部操作。（4）中斷控制邏輯中斷控制邏輯用來控制中斷處理的硬件邏輯。2023/2/531第3章計算機硬件系統(tǒng)2中央處理器（CPU）

摩爾定律與處理器的發(fā)展摩爾定律歸納起來包括以下幾點：

（1）芯片技術(shù)發(fā)展具有周期性，周期是18-24個月；（2）芯片上所集成的門電路的數(shù)目，每隔一個周期就翻一番；（3）處理器的性能每隔一個周期提高一倍，并且價格同比下降一倍。2023/2/532第3章計算機硬件系統(tǒng)3存儲器

主存儲器的兩種主要形式：隨機存取存儲器（Random-AccessMemory，簡稱RAM）只讀存儲器（Read-OnlyMemory，簡稱ROM）

2023/2/533第3章計算機硬件系統(tǒng)3存儲器

隨機存取存儲器——RAMRAM能隨機地對存儲器中的任何單元進(jìn)行存取，且與存取的時間和該單元的物理位置無關(guān)。

2023/2/534第3章計算機硬件系統(tǒng)3存儲器

隨機存取存儲器——RAM

靜態(tài)SRAM只要保持供電，它總能保持兩個穩(wěn)定的狀態(tài)中的一個狀態(tài)。是利用雙穩(wěn)態(tài)觸發(fā)器的開關(guān)特性進(jìn)行記憶動態(tài)DRAM靠MOS電路中的柵極電容來記憶信息由于電容的電荷會泄漏，除要保持電源外，還必須設(shè)置刷新電路，動態(tài)地每隔一定的時間間隔對它進(jìn)行一次刷新，否則信息就會丟失。2023/2/535第3章計算機硬件系統(tǒng)3存儲器

隨機存取存儲器——RAM

SRAM讀寫速度快而成本也高，DRAM比SRAM集成度高、功耗低，從而成本也低，適于作大容量存儲器。主內(nèi)存通常采用DRAM，而高速緩沖存儲器（Cache）則使用SRAM。2023/2/536第3章計算機硬件系統(tǒng)3存儲器

只讀存儲器（Read-OnlyMemory，簡稱ROM）是一種在機器運行過程中只能讀出、不能寫入信息的存儲器采用非易失性器件制造沒有電源時，其存儲的信息也能長期保存。它所存儲的信息是用特殊方式寫入的。主要用于存儲器經(jīng)常要用的一些固定信息。2023/2/537第3章計算機硬件系統(tǒng)3存儲器

ROM的主要功能：功能：主要用于存儲器經(jīng)常要用的一些固定信息。ROM在計算機中主要用來保存出廠的一些固定設(shè)置和系統(tǒng)硬件引導(dǎo)程序，即通常所謂BIOS，ROM技術(shù)也用于一些固件產(chǎn)品中。2023/2/538第3章計算機硬件系統(tǒng)輸入/輸出設(shè)備數(shù)據(jù)通信設(shè)備外存儲設(shè)備（硬磁盤、軟磁盤、光盤）多媒體數(shù)/模、模/數(shù)轉(zhuǎn)換漢字處理設(shè)備終端設(shè)備（鍵盤+顯示器）輸入設(shè)備輸出設(shè)備語音輸出語言與文字輸入光學(xué)字符識別鍵盤條形碼圖形輸入設(shè)備（鼠標(biāo)器、圖形板、跟蹤球、操縱桿、光筆）圖象輸入設(shè)備（攝像機、掃描儀、傳真機）繪圖機（平板式、滾筒式）打印設(shè)備（點陣式打印機、激光打印機、噴墨打印機）顯示器（字符、漢字、圖形、圖象、液晶、等離子）4輸入輸出設(shè)備

2023/2/539第3章計算機硬件系統(tǒng)總線的基本概念：總線是連接兩個或多個功能部件的一組共享的信息傳輸線，是多個部件共享傳輸介質(zhì)。一個部件發(fā)出的信號可以被連接到總線上的其他所有部件所接收?？偩€通常由許多傳輸線或通路構(gòu)成，在并行傳輸條件下，每條線可傳輸一位二進(jìn)制信息，若干條線可同時傳輸多位二進(jìn)制信息。計算機系統(tǒng)中含有多種總線，在各個層次上提供部件之間連接和信息交換的通路。5計算機總線2023/2/540第3章計算機硬件系統(tǒng)根據(jù)所連接部件的不同，總線分成三種類型：內(nèi)部總線：指芯片內(nèi)部連接各元件的總線。例如CPU芯片內(nèi)部，在各個寄存器、ALU、指令部件等各元件之間也有總線相連。系統(tǒng)總線：指連接CPU、存儲器和各種I/O模塊等主要部件的總線。由于這些部件通常制作在插件板卡上，所以連接這些部件的總線一般是主板式或底板式總線I/O總線：這類總線用于主機和I/O設(shè)備之間或計算機系統(tǒng)之間的通信。由于這類連接涉及到許多方面，包括：距離遠(yuǎn)近、速度快慢、工作方式等，差異很大，所以I/O總線的種類很多。5計算機總線2023/2/541第3章計算機硬件系統(tǒng)總線的數(shù)據(jù)傳輸方式：串行傳輸串行總線的數(shù)據(jù)在數(shù)據(jù)線上按位進(jìn)行傳輸，因此只需要一根數(shù)據(jù)線，線路的成本低，適合于遠(yuǎn)距離的數(shù)據(jù)傳輸。并行傳輸并行總線的數(shù)據(jù)在數(shù)據(jù)線上同時有多位一起傳送，每一位要有一根數(shù)據(jù)線，因此有多根數(shù)據(jù)線。并行傳輸比串行傳輸速度要快得多，但需要更多的傳輸線。5計算機總線2023/2/542第3章計算機硬件系統(tǒng)基于馮·諾伊曼模型建造的計算機分為五個子系統(tǒng)：存儲器、算術(shù)/邏輯單元、控制單元和輸入/輸出單元。而從現(xiàn)代的觀點來看，計算機的硬件基本組成包括處理器、存儲器、總線、輸入和輸出設(shè)備。處理器也叫CPU，是計算機的核心部件。CPU包含了運算器和控制器，以及為保證它們高速運行所需的寄存器。運算器是計算機進(jìn)行算術(shù)運算和邏輯運算的重要部件。運算器的邏輯結(jié)構(gòu)取決于機器指令系統(tǒng)、數(shù)據(jù)表示方法、運算方法和電路等。本章小結(jié)2023/2/543第3章計算機硬件系統(tǒng)控制器的主要功能就在于：正確地分步完成每一條指令規(guī)定的功能，正確且自動地連續(xù)執(zhí)行指令。摩爾定律指出：處理器每隔一個摩爾周期，性能就提高一倍，而單位能力的成本下降一半。