存儲器及其接口課件

微機原理與接口技術存儲器及其接口存儲器及其接口存儲器的概念、分類和要素內(nèi)（半導體）存儲器IBM-PC/XT中的存儲器、擴展存儲器及其管理外存儲器CPU與存儲器的連接內(nèi)存模組的基本構(gòu)造主流內(nèi)存條介紹內(nèi)存相關技術存儲器的概念、分類和要素簡介半導體存儲器的分類選擇存儲器件的考慮因素2半導體存儲器的分類按使用元件分類從應用角度分類I．按使用元件分類（1）雙極型由TTL（Transistor-TransistorLogic）晶體管邏輯電路構(gòu)成。存儲器工作速度快，與CPU處在同一量級集成度低、功耗大、價格偏高（2）單極型（MOS型）用來制作多種半導體存儲器件，如靜態(tài)RAM、動態(tài)RAM、EPROM、E2PROM、FlashMemory等。集成度高、功耗低、價格便宜速度較雙極型器件慢II．從應用角度分類半導體存儲器隨機存取存儲器（RAM）只讀存儲器（ROM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）掩膜式ROM可編程ROM（PROM）可擦除PROM（EPROM）電可擦除PROM（E2PROM）閃速存儲器(FlashMemory)

3選擇存儲器件的考慮因素易失性存儲容量功耗存取速度性能/價格比可靠性集成度返回內(nèi)存儲器隨機讀寫存儲器（RAM）只讀存儲器（ROM）隨機讀寫存儲器（RAM）RAM的基本結(jié)構(gòu)及組成靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）新型RAM技術及芯片RAM的組成1．存儲體存儲芯片的主體，它由若干個存儲單元組成。一個存儲單元為一個字節(jié)，存放8位二進制信息。每個存儲單元有一個地址（稱為存儲單元地址）存儲體總是按照二維矩陣的形式來排列存儲元電路。體內(nèi)基本存儲元的排列結(jié)構(gòu)通常有兩種。一種是“多字一位”結(jié)構(gòu)（簡稱位結(jié)構(gòu)），其容量表示成N字×1位。例如，1K×1位，4K×1位。另一種排列是“多字多位”結(jié)構(gòu)（簡稱字結(jié)構(gòu)），其容量表示為：N字×4位/字或N字×8位/字。如靜態(tài)RAM的6116為2K×8，6264為8K×8等。2．地址譯碼器

接收來自CPU的N位地址，經(jīng)譯碼后產(chǎn)生地址選擇信號3.讀/寫驅(qū)動電路包括讀出放大和寫入電路。4．三態(tài)數(shù)據(jù)緩沖器用于暫時存放來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。5．控制電路接收片選信號及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號

RAM的結(jié)構(gòu)框圖隨機存儲器的基本結(jié)構(gòu)框圖地址譯碼器

存儲矩陣讀\寫驅(qū)動電路

三態(tài)數(shù)據(jù)緩沖器控制電路地址線控制線數(shù)據(jù)線………靜態(tài)RAMSRAM的基本存儲電路SRAM芯片的應用CMOS的基本存儲電路AB行選線X列選線YI/O6管CMOS靜態(tài)存儲電路圖I/OD位線D位線T1T2T4T3VCCT5T6T7T86管存儲電路T1、T2、T5、T6為N溝道增強型管；T3、T4為P溝道增強型管。該電路有兩種穩(wěn)定狀態(tài)：T1截止、T2導通、T4截止為狀態(tài)“1”；T1導通、T2斷開、T3截止為狀態(tài)“0”。SRAM芯片應用常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。GND1182114910A6A5A4A3A0A1A2CSVCCA7A8A9D0D1D2D3WE符號名稱功能A0

～A9地址線接相應地址總線，用于對某存儲單元尋址D0

～D3雙向數(shù)據(jù)線用于數(shù)據(jù)的寫入和讀出片選線低電平時，選中該芯片寫允許線

=0,=0時寫入數(shù)據(jù)VCC電源線+5V（1）Intel2114引腳及其符號功能說明SRAM芯片應用（2）6116引腳及其符號功能說明6116工作方式D0~D7010讀輸出00×寫輸入1××隔離高阻

DRAM的基本存儲電路電容CD有電荷表示“1”，無電荷表示“0”。若地址經(jīng)譯碼后選中行選線X及列選線Y，則T1、T2同時導通，可對該單元進行讀/寫操作。T2為一列基本存儲單元電路上共有的控制管。CDT1字選擇線刷新放大器位選擇線T2單管動態(tài)RAM存儲電路數(shù)據(jù)線（D）DRAM芯片應用

NC

DIN

WE

RAS

A0

A2

A1

GND

——

——

——

——

VCC

CAS

DOUT

A6

A3

A4

A5

A7

——

——

——

——

116

215

314

413

512

611

710

8

9

2164A引腳2164A引腳及內(nèi)部結(jié)構(gòu)示意圖DRAM芯片結(jié)構(gòu)DRAM芯片結(jié)構(gòu)：存儲陣列為多頁面結(jié)構(gòu)，地址線為行地址和列地址分別傳送，由行選通(RAS)信號和列選通信號控制。數(shù)據(jù)線分為輸入和輸出，WE有效為寫，無效為讀。RAS：RowAddressStrobeCAS：ColumnAddressStrobe行選擇信號列選擇信號行地址譯碼器地址WE數(shù)據(jù)輸出數(shù)據(jù)輸入位存儲單元地址鎖存器列地址譯碼器RASCAS只讀存儲器掩膜式ROM可編程的ROM可擦除可編程的ROM電可擦可編程的ROM閃速存儲器（FlashMemory）1.掩膜式ROM單譯碼結(jié)構(gòu)：簡單4×4位MOS管的結(jié)構(gòu)電路及其MROM對應的內(nèi)容位字位3位2位1位0字00（1）1（0）1（0）0（1）字10（1）1（0）0（1）1（0）字21（0）0（1）1（0）0（1）字30（1）0（1）0（1）0（1）說明：當輸出線上有反相時，掩膜式ROM的內(nèi)容就為括號中的值。掩膜式ROM的內(nèi)容復合譯碼結(jié)構(gòu)復合譯碼結(jié)構(gòu)：3.可擦除可編程的ROMN襯底P+P++++S(源極)SiO2浮空多晶體柵D(漏極)(a)EPROM結(jié)構(gòu)示意圖EPROM芯片上方有一個石英玻璃窗口，當用一定波長、一定光強的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復初態(tài)。4.電可擦可編程的ROME2PROM結(jié)構(gòu)示意圖在EEPROM中，使浮動柵帶上電荷與消去電荷的方法與EPROM是不同的。在EEPROM中，漏極上面增加了一個隧道二極管，它在第二柵極(控制柵)與漏極之間的電壓VG的作用下(實際為電場作用下)，可以使電荷通過它流向浮空柵，即起編程作用；若VG的極性相反也可以使電荷從浮動柵流向漏極，即起擦除作用。編程與擦除所用的電流是極小的，可用普通的電源供給。5.閃速存儲器（FlashMemory）閃存也稱快擦寫存儲器，有人也簡稱之Flash。FlashMemory屬于EERPOM類型

,有很高的存取速度，而且易于擦除和重寫，而且可以選擇刪除芯片的一部分內(nèi)容，但還不能進行字節(jié)級別的刪除操作。返回IBM-PC/XT中的存儲器、擴展存儲器及其管理

存儲空間的分配ROM子系統(tǒng)RAM子系統(tǒng)尋址范圍存儲器管理高速緩沖存儲器Cache1.存儲空間的分配

2.ROM子系統(tǒng)

MEMRA19A18A17A16A15A14-A0D7-D0CS0CS1CS2CS3CS4CS5CS6CS7CS8K×8OEROMU192764CS32K×8OEROMA14～A0U18D7～D027256G2AY0G1Y1G2BY2U23Y374LS138Y4CY5BY6AY7G2AY0G1Y1G2BY2U23Y374LS138Y4CY5BY6AY7系統(tǒng)的基本ROM電路示意圖系統(tǒng)冷啟動、熱啟動和自測試?；就獠吭O備的輸入輸出驅(qū)動程序。這些驅(qū)動程序都要調(diào)用某種類型的中斷。硬件中斷管理程序。系統(tǒng)配置分析程序。字符圖形發(fā)生器。時鐘管理程序。DOS引導程序存儲器地址區(qū)域

片選信號條件管理的存儲區(qū)域A19A18A17A16A15011000C0000～C7FFFH011001C8000～CFFFFH011010D0000～D7FFFH011011D8000～DFFFFH011100E0000～E7FFFH011101E8000～EFFFFH011110F0000～F7FFFH011111F8000～FFFFFH

ROM子系統(tǒng)中譯碼器管理的存儲器地址

3.RAM子系統(tǒng)

系統(tǒng)板上RAM子系統(tǒng)為256KB，每64KB為一組，采用9片4164DRAM芯片，8片構(gòu)成64KB，另一片用于奇偶校驗4.尋址范圍CPU數(shù)據(jù)總線地址總線尋址范圍80888位20位1MB80868位20位1MB8028616位24位16MB8038632位32位4GB8048632位32位4GBPentium64位32位4GBItanium/Itaniun264位64位4TB不同CPU的尋址范圍

5.存儲器管理實地址方式虛擬地址保護方式虛擬8086方式6.高速緩沖存儲器Cache高速緩沖存儲器是為了彌補主存儲器速度的不足，而設置在CPU與主存儲器之間，構(gòu)成CPU-Cache-主存-輔存層次結(jié)構(gòu)CPU訪問高速緩沖存儲器返回外存儲器軟盤硬盤光盤移動存儲器1.軟盤扇區(qū)盤面0磁道末磁道軟盤盤片磁盤存儲容量=盤面數(shù)×磁道數(shù)/面×扇區(qū)數(shù)/磁道×字節(jié)數(shù)/扇區(qū)2.硬盤扇區(qū)柱面磁道硬盤盤片組示意圖硬盤存儲容量=磁頭數(shù)×柱面數(shù)×每道扇區(qū)數(shù)×每道扇區(qū)字節(jié)數(shù)磁頭數(shù)=盤面數(shù)，柱面數(shù)=每個盤面的磁道數(shù)3.光盤CD（CompactDisk）光盤DVD（DigitalVersatileDisc）數(shù)字通用光盤其他類型光盤：MO、藍光技術光盤

4.移動存儲器移動硬盤LS-120盤ZIP盤USB閃存盤返回CPU與存儲器的連接CPU與存儲器連接時應注意的問題存儲器片選信號的產(chǎn)生方式和譯碼電路CPU與存儲器的連接CPU與存儲器連接時應注意的問題CPU總線的負載能力存儲器的組織、地址分配以及片選問題CPU的時序與存儲器芯片的存取速度之間的配合控制信號的連接

片選信號產(chǎn)生的方式和譯碼電路片選信號產(chǎn)生的方式存儲地址譯碼電路

1.片選信號產(chǎn)生的方式線選法（線選方式）全譯碼法（全譯碼方式）局部譯碼法（局部譯碼方式）2.存儲地址譯碼電路

～

G1CBA有效輸出0010001111111000100111111101001010111110110010111111011100110011101111001101110111110011101011111100111101111111其他值×××11111111無效注：×表示不定

74LS138的功能表

CPU與存儲器的連接CPU與存儲器的連接實質(zhì)上就是與系統(tǒng)總線的連接。RAM與CPU的連接主要包括：地址線的連接、數(shù)據(jù)線的連接、控制線的連接。

1．1KBRAM與CPU的連接存儲體所需芯片數(shù)目的確定：總片數(shù)=總?cè)萘?（容量/片）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和存儲體所需的容量控制線、數(shù)據(jù)線和地址線的連接1KBRAM與CPU的連接2.4KBRAM與CPU相連

存儲體所需芯片數(shù)目的確定:采用Intel2114（1024×4位），4KBRAM共需要8片該芯片構(gòu)成數(shù)據(jù)總線所需的位數(shù)和存儲體所需的容量控制線、數(shù)據(jù)線和地址線的連接線選法局部譯碼法全譯碼法線選法返回線選法A15A14A13A12A11A10地址分布001110第一組：3800H～3BFFH001101第二組：3400H～07FFH001011第三組：2C00H～2FFFH000111第四組：1C00H～1FFFH線選方式地址分布

局部譯碼選擇方式返回全譯碼法返回內(nèi)存模組的基本構(gòu)造內(nèi)存模組(內(nèi)存條)——由多塊DRAM芯片組成，如早期的4MX8的模組，采用30線的SIMM封裝，將8片4MX1的芯片封裝的一起。模組引線

A0~A10：行、列地址線；

DQ1~DQ8：數(shù)據(jù)線；

CAS：列選通信號;

RAS：行選通信號；

WE：寫命令，0=寫，1=讀DQ1~DQ8A0~A10RASCASWE行地址列地址RASCAS地址數(shù)據(jù)數(shù)據(jù)主流內(nèi)存條介紹內(nèi)存條——目前內(nèi)存的物理結(jié)構(gòu)都是條狀的模塊，由DRAM芯片構(gòu)成的條狀電路模塊。內(nèi)存條的使用必須符合芯片組的要求 類型 接口位寬 單條容量 電壓應用時代

=====================================================

DRAM 30SIMM 8 256K~4M 5 286/386/486

FPMDRAM 72SIMM 32 4~32M 5 486/Pentium

EDODRAM 72SIMM 32 4~32M 5 Pentium

SDRAM 168DIMM 64 32~256M 3.3 Pentium

RambusDRAM 184RIMM 16 64M~1G 2.5 Pentium

DDRSDRAM 184DIMM 64 128~512M 2.5 Pentium

DDR2SDRAM 240DIMM 64 256M~1G 1.8 Pentium

===================================================== SIMM:SingleIn-lineMemoryModule FPM:FastPageMode

DIMM:DualIn-lineMemoryModule EDO:ExtendedDataOut

RIMM:RambusIn-lineMemoryModule DDR:DoubleDataRate主流內(nèi)存條介紹——FPMDRAMFPM(FastPageMode)DRAM

增加4字節(jié)的突發(fā)傳送模式，當連續(xù)的4個字節(jié)在同一行時，在送出行地址和列地址讀出第一個數(shù)據(jù)后，下面的三個數(shù)據(jù)可以只送出列地址即可以讀出。省去了傳送三次行地址的時間。行地址列地址1列地址2列地址3列地址4數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4RASCASDATAAdd.在突發(fā)傳送期間，必須完成前一次的讀寫，才可以傳送下一個列地址。主流內(nèi)存條介紹——EDODRAMEDO(ExtendedDataOut)DRAM

EDODRAM是在FPMDRAM的基礎上的改進，由于引入了預讀取機制，EDODRAM可以在輸出數(shù)據(jù)的同時進行下一個列地址選通。

EDODRAM的讀寫速度比FPMDRAM提高20%~40%。行地址列地址1列地址2列地址4數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4RASCASDATAAdd.列地址3由于動態(tài)存儲器的機理的原因，相鄰的兩次列地址傳送之間必須有時間間隔(預充電時間)。主流內(nèi)存條介紹——SDRAMSDRAM(SynchronousSRAM)

FPM和EDO存儲模組中只有一個Bank，SDRAM有多個Bank，在單元組織上采用交叉存放。如果有兩個Bank，Bank0和Bank1交錯讀寫，在讀寫某一個Bank時，另一個bank完成預充電。

SDRAM的讀寫是和系統(tǒng)總線時鐘clock同步的。

SDRAM是64位位寬，3.3伏工作電壓。行地址列地址數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4CLOCKRASCASAdd.Data主流內(nèi)存條介紹——DDR

DDR(DoubleDataRate)SDRAM：在SDRAM的基礎上，內(nèi)部具備2bit預取機制，采用時鐘的上、下沿分別傳輸數(shù)據(jù)，使傳送帶寬增加一倍。在相同的時鐘頻率下，DDR比SDRAM的傳輸速度提高一倍。

雙體結(jié)構(gòu)：存儲陣列由雙存儲體構(gòu)成，交叉編址，執(zhí)行一個存儲器輸出的同時準備另一個存儲器的數(shù)據(jù)，按時間交替輸出。DDRSDRAM為64位位寬，2.5伏工作電壓。主流內(nèi)存條介紹——DDR2DDR2SDRAM：DDRSDRAM的改進型，使用數(shù)據(jù)預取實現(xiàn)內(nèi)部并行化，降低芯片的工作頻率。DDR2采用更低的電壓：1.8伏。內(nèi)存相關技術——雙通道技術雙通道——通過在內(nèi)存控制器（北橋芯片或MCH）上增加兩個存儲器通道，使用現(xiàn)有的存儲器模組實現(xiàn)兩個通道并行工作，在同時安裝兩條64位的DDR或DDR2存儲器條，可以實現(xiàn)128位的位寬。支持雙通道的主機板一般都有4個DIMM存儲器插槽，兩個內(nèi)存條必須插到同顏色的插槽才可以配置成雙通道模式。內(nèi)存相關技術—內(nèi)存技術規(guī)范及標注格式PC66PC100PC133標準總線頻率66MHz100MHz133MHz帶寬533MB/s