第七章組合邏輯電路

第7章組合邏輯電路7.2組合邏輯電路分析方和設(shè)計方法7.3加法器和奇偶校驗器7.4編碼器和譯碼器7.5數(shù)據(jù)選擇器和數(shù)據(jù)分配器7.6用中大規(guī)模集成電路實現(xiàn)組合邏輯電路7.1概述7.1概述1.組合邏輯電路的特點組合邏輯電路（1）邏輯功能特點任何時刻，電路的穩(wěn)定輸出只決定于該時刻各個輸入變量的取值，這樣的邏輯電路稱為組合邏輯電路可以表示為：（2）電路結(jié)構(gòu)特點輸出只由輸入決定輸出沒有有輸入發(fā)生聯(lián)系電路由基本門電路構(gòu)成電路不包含具有記憶特性的元件2.組合邏輯電路功能表示方法真值表、卡諾圖、邏輯表達(dá)式、時序圖等3.組合邏輯電路分類（1）按邏輯功能分：加法器、比較器、數(shù)據(jù)選擇器、編碼器、譯碼器等等很多種類。（2）按照基本元件的不同分為：CMOS、TTL等類型（3）按照集成度來分：小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模7.2組合邏輯電路分析方法和設(shè)計方法組合邏輯電路的分析：是指分析實際構(gòu)成的邏輯電路的作用，判斷其邏輯功能。組合邏輯電路的分析的步驟已知邏輯圖寫邏輯表達(dá)式運用邏輯代數(shù)化簡或變換列邏輯狀態(tài)真值表分析邏輯功能數(shù)字電路邏輯關(guān)系可用真值表、邏輯表達(dá)式、邏輯圖表示。2.分析舉例ABCDY00000000110010100110010010101001100011111000110010101001011111000110111110111110功能說明：當(dāng)A、B、C、D中取值為“1”的個數(shù)為奇數(shù)時，輸出為“1”否則為“0”7.2組合邏輯電路分析方法和設(shè)計方法7.2.2組合邏輯電路的基本設(shè)計方法根據(jù)給定的實際邏輯要求，設(shè)計出能實現(xiàn)該要求的邏輯電路。組合邏輯電路的設(shè)計步驟根據(jù)給定的實際邏輯要求定義輸入邏輯變量和輸出邏輯變量列出真值表根據(jù)真值表寫出邏輯表達(dá)式化簡邏輯表達(dá)式畫出邏輯圖邏輯抽象【例】試設(shè)計一個表決電路，要求輸出信號電平與3個輸入信號中的多數(shù)電平一致?！窘狻?.邏輯抽象：三人表決，就有三個輸入邏輯變量，設(shè)為A、B、C；輸出量為YABCF00000010010001111000101111011111真值表2.列出真值表7.2.2組合邏輯電路的基本設(shè)計方法2.根據(jù)真值表寫出邏輯表達(dá)式F=ABC+ABC+ABC+ABC3.化簡F=ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC+ABC+ABC=BC（A+A）+AC（B+B）+AB（C+C）=BC+AC+AB4.畫出邏輯電路圖F=BC+AC+ABABCF000000100100011110001011110111117.2.2組合邏輯電路的基本設(shè)計方法7.2.2組合邏輯電路的基本設(shè)計方法例：設(shè)計一個路燈控制電路，要求實現(xiàn)的功能是：當(dāng)總電源開關(guān)閉合時，安裝在三個不同地方的3個開關(guān)都能獨立的將路燈打開或者熄滅，當(dāng)總電源開關(guān)斷開時，路燈不亮?！窘狻?.邏輯抽象：輸入是四個開關(guān)的狀態(tài)，設(shè)為A、B、C、S，0表示斷開；1表示閉合；輸出量路燈的亮滅為Y，0滅1亮2.列出真值表ABCDY00000000100011000100011000111001010010001100111010111111110010101101101001110000

=1=1&SCBAY7.2.2組合邏輯電路的基本設(shè)計方法真值表電路功能描述4.1.2組合邏輯電路的設(shè)計方法例：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表。1窮舉法12邏輯表達(dá)式或卡諾圖最簡與或表達(dá)式化簡32已為最簡與或表達(dá)式4邏輯變換5邏輯電路圖用與非門實現(xiàn)用異或門實現(xiàn)真值表電路功能描述例：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。

設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。1窮舉法122邏輯表達(dá)式3卡諾圖最簡與或表達(dá)式化簡45邏輯變換6邏輯電路圖3化簡4111Y=AB+AC567.3.1加法器加法器——實現(xiàn)兩個二進(jìn)制數(shù)的加法運算電路。1、半加器

半加——兩個一位二進(jìn)制數(shù)相加

半加器——實現(xiàn)半加運算的電路。1）輸入變量有兩個，分別為加數(shù)Ai和被

加數(shù)Bi；輸出也有兩個，分別為和數(shù)Si和進(jìn)位Ci。

1+)110

1+)01

0+)11

0+)007.3加法器和奇偶校驗器輸入輸出被加數(shù)A

加數(shù)B和數(shù)Si

進(jìn)位數(shù)Ci00011011001010012）列真值表3）寫表達(dá)式4）畫出邏輯電路圖邏輯符號2、全加器全加器——能夠?qū)崿F(xiàn)兩個同位的加數(shù)，和來自低位的進(jìn)位三者相加的電路。全加器AiBiCi-1SiCi1）列真值表輸入輸出AiBiCi-1

SiCi0000010100111001011101110010100110010111

2）寫表達(dá)式3）畫出電路圖

輸入輸出AiBiCi-1

SiCi0000010100111001011101110010100110010111如果兩位二進(jìn)制數(shù)相加呢？實現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。1)串行進(jìn)位加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點：進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。3、加法器2)并行進(jìn)位加法器（超前進(jìn)位加法器）進(jìn)位生成項進(jìn)位傳遞條件進(jìn)位表達(dá)式和表達(dá)式4位超前進(jìn)位加法器遞推公式超前進(jìn)位發(fā)生器加法器的級連集成二進(jìn)制4位超前進(jìn)位加法器加法器的應(yīng)用1、8421BCD碼轉(zhuǎn)換為余3碼BCD碼+0011=余3碼2、二進(jìn)制并行加法/減法器C0-1＝0時，B0=B，電路執(zhí)行A+B運算；當(dāng)C0-1＝1時，B1=B，電路執(zhí)行A－B=A+B運算。7.3.2奇偶校驗器

計算機、數(shù)字系統(tǒng)在工作時，有許多數(shù)據(jù)在不斷的存取、運算、傳遞，難免發(fā)生錯誤，為了減少和避免錯碼，通常是在數(shù)字信息碼上附加校驗碼進(jìn)行監(jiān)測，以便及時發(fā)現(xiàn)錯碼，并及時采取措施加以糾正，奇偶校驗是最簡單最常用的校驗方法。

奇偶校驗原理：通過計算數(shù)據(jù)中“1”的個數(shù)是奇數(shù)還是偶數(shù)來判斷數(shù)據(jù)的正確性。在被校驗的數(shù)據(jù)后加一位校驗位或校驗字符用作校驗碼實現(xiàn)校驗。

當(dāng)某一位出現(xiàn)差錯時，那么數(shù)據(jù)中1的個數(shù)就發(fā)生了變化，這種電路就是奇偶校驗電路，用異或門來實現(xiàn)。因為：CT741801412111098131345672GHPEPOEOGNDVCCFEDCBA真值表：輸入輸出1的個數(shù)PO(奇）PE（偶）EO偶數(shù)1010奇數(shù)1001偶數(shù)0101奇數(shù)0110X1100X0011奇偶校驗位奇偶校驗發(fā)生器奇校驗器1B0...B7POPEPOPEOOEE1偶011奇0107.4編碼器和譯碼器7.4.1編碼器用文字、符號或者數(shù)字等表示特定對象的過程稱為編碼。實現(xiàn)編碼操作的電路稱為編碼器。1.二進(jìn)制編碼器用n位二進(jìn)制代碼對N=2n個信號進(jìn)行編碼的電路稱為二進(jìn)制編碼器（1）3位二進(jìn)制編碼器3位二進(jìn)制編碼器I0......I7Y0Y1Y23位二進(jìn)制編碼器輸入8個互斥的信號輸出3位二進(jìn)制代碼2真值表邏輯表達(dá)式邏輯圖(2)3位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表邏輯表達(dá)式邏輯圖8線-3線優(yōu)先編碼器如果要求輸出、輸入均為反變量，則只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。(3)集成3位二進(jìn)制優(yōu)先編碼器ST為使能輸入端，低電平有效。YS為使能輸出端，通常接至低位芯片的端。YS和ST配合可以實現(xiàn)多級編碼器之間的優(yōu)先級別的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。YEX＝0表示是編碼輸出；YEX＝1表示不是編碼輸出。集成3位二進(jìn)制優(yōu)先編碼器74LS148集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效集成3位二進(jìn)制優(yōu)先編碼器74LS148的級聯(lián)16線-4線優(yōu)先編碼器2二～十進(jìn)制編碼器1、8421BCD碼編碼器輸入10個互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表邏輯表達(dá)式邏輯圖8421BCD碼優(yōu)先編碼器真值表邏輯表達(dá)式邏輯圖(1)集成10線-4線優(yōu)先編碼器1234567815141312111098VCCGND本節(jié)小結(jié)

用二進(jìn)制代碼表示特定對象的過程稱為編碼；實現(xiàn)編碼操作的電路稱為編碼器。編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種譯碼器的工作原理類似，設(shè)計方法也相同。集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。7.4.2譯碼器1二進(jìn)制譯碼器2二-十進(jìn)制譯碼器3顯示譯碼器

把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。1二進(jìn)制譯碼器

設(shè)二進(jìn)制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。

二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。把二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯成對應(yīng)輸出信號的電路（1）3位二進(jìn)制譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個互斥的信號邏輯表達(dá)式邏輯圖電路特點：與門組成的陣列（2）集成二進(jìn)制譯碼器74LS138A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），S1、、為選通控制端。當(dāng)S1＝1、時，譯碼器處于工作狀態(tài)；當(dāng)S1＝0或時，譯碼器處于禁止?fàn)顟B(tài)。真值表輸入：自然二進(jìn)制碼輸出：低電平有效(3)二進(jìn)制譯碼器級聯(lián)的級聯(lián)00禁止工作1禁止工作（4）二進(jìn)制譯碼器的主要特點功能特點：全譯碼器，在輸出端提供了輸入變量的全部最小項電路結(jié)構(gòu)特點：與門陣列二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進(jìn)制數(shù)字相對應(yīng)的10個信號，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。2二-十進(jìn)制譯碼器1、8421BCD碼譯碼器

把二-十進(jìn)制代碼翻譯成10個十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器。真值表邏輯表達(dá)式邏輯圖將與門換成與非門，則輸出為反變量，即為低電平有效。２、集成8421BCD碼譯碼器74LS42輸出為反變量，即為低電平有效，并且采用完全譯碼方案。7.4.3顯示譯碼器在數(shù)字系統(tǒng)和裝置中，都需要將數(shù)字、文字、符號等直觀地顯示出來，一方面供人們直接讀取測量和運算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。實際工作中希望顯示器與譯碼器配合使用，甚至直接利用譯碼器來驅(qū)動顯示器，這就是顯示譯碼器。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路的組成方框圖1.兩種常用的數(shù)碼顯示器數(shù)碼顯示器件是用來顯示數(shù)字、文字或者符號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。主要討論發(fā)光二極管數(shù)碼管。（1）半導(dǎo)體顯示器件①簡單顯示原理pn磷砷化鎵

圖（a）是輸出為低電平時，LED發(fā)光，稱為低電平驅(qū)動；圖（b）是輸出為高電平時，LED發(fā)光，稱為高電平驅(qū)動；采用高電平驅(qū)動方式的TTL門最好選用OC門。

門電路驅(qū)動LED(a)低電平驅(qū)動(b)高電平驅(qū)動R為限流電阻③基本特點a清晰悅目b工作電壓低1.5-3c體積小壽命長d響應(yīng)速度快1-100nse顏色豐富（2）液晶顯示器件（LCD)液晶顯示器件有以下一些特點①低壓微功耗，②平板型結(jié)構(gòu)，③被動顯示型（無眩光，不刺激人眼，不會引起眼睛疲勞），④顯示信息量大（因為像素可以做得很?。?，⑤易于彩色化（在色譜上可以非常準(zhǔn)確的復(fù)現(xiàn)），⑥無電磁輻射（對人體安全，利于信息保密），⑦長壽命（這種器件幾乎沒有什么劣化問題，因此壽命極長，但是液晶背光壽命有限，不過背光部分可以更換）。液晶的發(fā)現(xiàn)液晶的發(fā)現(xiàn)可追溯到19世紀(jì)末，1888年奧地利的植物學(xué)家在作實驗時發(fā)現(xiàn)，當(dāng)加熱使溫度升高到一定程度后，結(jié)晶的固體開始深解。但溶化后不是透明的液體，而是一種呈混濁態(tài)的粘稠液體，并發(fā)出多彩而美麗的珍珠光澤。當(dāng)再進(jìn)一步升溫后，才變成透明的液體。這種混濁態(tài)粘稠的液體是什么呢？他把這種粘稠而混濁的液體放到偏光顯微鏡下觀察，發(fā)現(xiàn)這種液體具有雙折射性。于是德國物理學(xué)家D·Leimann將其命名為“液晶”，簡稱為“LC”。在這以后用它制成的液晶顯示器件被稱為LCD。2顯示譯碼器七段字符顯示器b=c=f=g=0，a=d=e=1時a=c=d=e=f=g=0，b=1時共陽極2、顯示譯碼器真值表僅適用于共陽極LED真值表0000001100111100100100000110100110001001000100000000111100000000000100a的卡諾圖3、集成顯示譯碼器引腳排列圖功能表輔助端功能在多路數(shù)據(jù)傳輸過程中，能夠從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐房刂菩盘栞斎胄盘栞敵鲂盘枖?shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。A0A1D3D2D1D0Y7.5數(shù)據(jù)選擇器1.四選一數(shù)據(jù)選擇器（1）邏輯抽象7.5數(shù)據(jù)選擇器令：輸入輸出DA1A0YD000D101

D210D310D0D1D2D3&11A1A0D0D1D2D3Y2集成數(shù)據(jù)選擇器集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時芯片被選中，處于工作狀態(tài)；S=1時芯片被禁止，Y≡0。集成8選1數(shù)據(jù)選擇器74LS15174LS151的真值表數(shù)據(jù)選擇器的擴(kuò)展7.5.2數(shù)據(jù)分配器

能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端中的任何一個輸出端的電路成為數(shù)據(jù)分配器，和我們前面講的數(shù)據(jù)選擇器邏輯功能真好相反。其輸入選擇信號個數(shù)與數(shù)據(jù)選擇器是一樣的都存在著：m=2n1路-4路分配器數(shù)據(jù)輸出輸入數(shù)據(jù)DA1A07.5.2數(shù)據(jù)分配器由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。真值表邏輯表達(dá)式地址變量輸入數(shù)據(jù)邏輯圖２集成數(shù)據(jù)分配器及其應(yīng)用集成數(shù)據(jù)分配器把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端的二進(jìn)制譯碼器就是數(shù)據(jù)分配器。由74LS138構(gòu)成的1路-8路數(shù)據(jù)分配器數(shù)據(jù)輸入端G1=1G2A=0地址輸入端數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時傳送系統(tǒng)本節(jié)小結(jié)數(shù)據(jù)分配器的邏輯功能是將1個輸入數(shù)據(jù)傳送到多個輸出端中的1個輸出端，具體傳送到哪一個輸出端，也是由一組選擇控制信號確定。數(shù)據(jù)分配器就是帶選通控制端即使能端的二進(jìn)制譯碼器。只要在使用中，把二進(jìn)制譯碼器的選通控制端當(dāng)作數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端當(dāng)作選擇控制端就可以了。數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳送系統(tǒng)。其主要特點是可以用很少幾根線實現(xiàn)多路數(shù)字信息的分時傳送。集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時芯片被選中，