觸發(fā)器和時序邏輯電路上

觸發(fā)器和時序邏輯電路上1第一頁，共六十頁，2022年，8月28日數(shù)字電路（邏輯電路）組合邏輯電路時序邏輯電路任何時刻，輸出狀態(tài)僅決定于同一時刻各輸入狀態(tài)的組合，而與先前的狀態(tài)無關(guān)。由門電路組成。不具有記憶功能。任何時刻，輸出狀態(tài)不僅決定于同一時刻各輸入狀態(tài)的組合，還與先前的狀態(tài)有關(guān)。由觸發(fā)器組成。具有記憶功能。2第二頁，共六十頁，2022年，8月28日§21.1雙穩(wěn)態(tài)觸發(fā)器觸發(fā)器輸出狀態(tài)不只與當(dāng)時的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)，即有記憶功能。雙穩(wěn)態(tài)觸發(fā)器按功能分類：R-S觸發(fā)器、D型觸發(fā)器、J-K觸發(fā)器、T觸發(fā)器等。雙穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器無穩(wěn)態(tài)觸發(fā)器3第三頁，共六十頁，2022年，8月28日兩個輸出端兩個輸入端一、R-S觸發(fā)器&a&b1、基本R-S觸發(fā)器Q：觸發(fā)器狀態(tài)Q：觸發(fā)器反狀態(tài)4第四頁，共六十頁，2022年，8月28日&a&b輸入RD=0,SD=11010輸出：邏輯功能Q隨RD5第五頁，共六十頁，2022年，8月28日&a&b輸入RD=1,SD=00101輸出：邏輯功能Q隨RDRDSD互異,Q隨RD6第六頁，共六十頁，2022年，8月28日&a&b輸入RD=1,SD=10111輸出：邏輯功能若原狀態(tài)：01107第七頁，共六十頁，2022年，8月28日&a&b輸入RD=1,SD=11110輸出：邏輯功能若原狀態(tài)：1001RDSD雙1,保持8第八頁，共六十頁，2022年，8月28日0011輸出全是1翻轉(zhuǎn)快的門輸出變?yōu)?，另一個不得翻轉(zhuǎn)，故而狀態(tài)不定。&a&b輸入RD=0,SD=0邏輯功能但當(dāng)下個時刻RD=SD=0同時變?yōu)?時，輸出狀態(tài)是？？9第九頁，共六十頁，2022年，8月28日記憶置“0”置“1”禁用基本R-S觸發(fā)器的功能表RDSDQ11不變01010100不定說明邏輯符號RDSDQRD——直接置“0”端，SD——直接置“1”端，低電平有效10第十頁，共六十頁，2022年，8月28日2、可控R-S觸發(fā)器&B&A&D&C

C時鐘信號（控制信號）直接置“0”或置“1”基本R-S觸發(fā)器導(dǎo)引電路11第十一頁，共六十頁，2022年，8月28日C=0時011C、D門關(guān)閉觸發(fā)器保持原態(tài)&B&A&D&CC12第十二頁，共六十頁，2022年，8月28日C=1時1C、D門打開觸發(fā)器狀態(tài)取決于R、S的狀態(tài)&B&A&D&CCRS13第十三頁，共六十頁，2022年，8月28日可控R-S觸發(fā)器的功能表RSQ記憶00不變置“0”100置“1”011禁用11不定說明邏輯符號RD——直接置“0”端，SD——直接置“1”端，低電平有效C11110不變記憶RDSDRSCQ14第十四頁，共六十頁，2022年，8月28日例：畫出可控R-S觸發(fā)器的輸出波形。CRSQSetReset使輸出全為1C撤去后狀態(tài)不定0100維持原態(tài)101115第十五頁，共六十頁，2022年，8月28日二、主從型J-K觸發(fā)器KJR2S2CF從R1S1CF主C11、電路主從型J-K主觸發(fā)器由兩個可控RS觸發(fā)器串聯(lián)而成。16第十六頁，共六十頁，2022年，8月28日=0=0被封鎖保持原態(tài)1）J=K=0時：R2S2CF從R1S1CF主CKJ2、邏輯功能117第十七頁，共六十頁，2022年，8月28日=1=1R2S2CF從R1S1CF主CKJ12）J=K=1時：01110

Qn=0時Qn+1=11001018第十八頁，共六十頁，2022年，8月28日=1=1R2S2CF從R1S1CF主CKJ1001翻轉(zhuǎn)計數(shù)狀態(tài)102）J=K=1時：

Qn=1時Qn+1=01001119第十九頁，共六十頁，2022年，8月28日=0=1

Qn=0時01Qn+1=11R2S2CF從R1S1CF主CKJ0113）J=1，K=0時：10R2S2CF從R1S1CF主C01020第二十頁，共六十頁，2022年，8月28日=0=1

Qn=1時000F主被封保持原態(tài)Qn+1=1R2S2CF從R1S1CF主CKJ113）J=1，K=0時：21第二十一頁，共六十頁，2022年，8月28日=1=0Qn+1=0同樣原理：R2S2CF從R1S1CF主CKJ14）J=0，K=1時：22第二十二頁，共六十頁，2022年，8月28日功能表邏輯符號RDSDCQKJ計數(shù)置“1”置“0”記憶工作特點(diǎn)：C脈沖下降沿翻轉(zhuǎn)Q隨JJKQn+100001111Qn01Qn23第二十三頁，共六十頁，2022年，8月28日時序圖CKJQQ

J保持計數(shù)10010011工作特點(diǎn)：后沿觸發(fā)24第二十四頁，共六十頁，2022年，8月28日單J-K集成觸發(fā)器T078CJ=J1J2J3K=K1K2K3C1C225第二十五頁，共六十頁，2022年，8月28日&e&f&c&d&a&bDC設(shè)：原狀態(tài)Q=01C=0期間，c、d被封鎖，輸出為1。0110三、維阻D觸發(fā)器00當(dāng)D=1時26第二十六頁，共六十頁，2022年，8月28日c=1、d=1反饋到a、b的輸入，a、b輸出為0、1。1110&e&f&c&d&a&bDC1100010但保持原狀態(tài)Q=027第二十七頁，共六十頁，2022年，8月28日01C上升沿到達(dá)時c、d開啟，使c=1，d=0。11110Q翻轉(zhuǎn)為101&e&f&c&d&a&bDC11028第二十八頁，共六十頁，2022年，8月28日&e&f&c&d&a&bDCC上升沿過后，d=0將c封鎖,并使b=1，維持d=0。11001因此以后C=1期間D的變化不影響輸出。110029第二十九頁，共六十頁，2022年，8月28日功能表邏輯符號RDSDDCQ其它情況下的翻轉(zhuǎn)，請大家自己分析。30第三十頁，共六十頁，2022年，8月28日CDQ例：畫出D觸發(fā)器的輸出波形。工作特點(diǎn)：C脈沖上升沿翻轉(zhuǎn)31第三十一頁，共六十頁，2022年，8月28日1、

主從JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器CQKJDC四、觸發(fā)器邏輯功能的轉(zhuǎn)換2.

主從

JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器CQKJTC32第三十二頁，共六十頁，2022年，8月28日3.D觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器CQDC具有計數(shù)功能的觸發(fā)器稱為T′觸發(fā)器33第三十三頁，共六十頁，2022年，8月28日觸發(fā)器如何成為計數(shù)狀態(tài)？討論：JK觸發(fā)器D觸發(fā)器T觸發(fā)器RDSDCQKJ11RDSDDCQCQKJTC134第三十四頁，共六十頁，2022年，8月28日應(yīng)用舉例例：智力競賽四人搶答電路。四人參加比賽，每人一個按鈕，其中一人按下按鈕后，相應(yīng)的指示燈亮。并且，其它按鈕按下時不起作用。電路的核心是74LS175四D觸發(fā)器。它的內(nèi)部包含了四個D觸發(fā)器，各輸入、輸出以字頭相區(qū)別，管腳圖見下頁。35第三十五頁，共六十頁，2022年，8月28日RDD

CQRDD

CQRDD

CQRDD

CQ1Q1D2Q2DGND4Q4D3Q3D時鐘清零UCC公用清零公用時鐘74LS175管腳圖36第三十六頁，共六十頁，2022年，8月28日+5VD1D2D3D4RDC&1&&清零C賽前先清零0輸出為零發(fā)光管不亮2337第三十七頁，共六十頁，2022年，8月28日+5VD1D2D3D4RDC&1&&清零C23反相端都為1開啟1138第三十八頁，共六十頁，2022年，8月28日+5VD1D2D3D4RDC&1&&清零C23若有一按鈕被按下，比如第一個鈕。=1=000被封這時其它按鈕再按下也沒反應(yīng)39第三十九頁，共六十頁，2022年，8月28日§21.2寄存器一、數(shù)碼寄存器寄存器是數(shù)字電路的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。四位數(shù)碼寄存器10101010A2A3Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1RD取數(shù)脈沖寄存指令C101040第四十頁，共六十頁，2022年，8月28日二、移位寄存器所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器

和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)41第四十一頁，共六十頁，2022年，8月28日根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結(jié)構(gòu)：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出42第四十二頁，共六十頁，2022年，8月28日QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOADCP01、數(shù)據(jù)預(yù)置

3210存數(shù)脈沖清零脈沖初始狀態(tài)：設(shè)A3A2A1A0

＝1011在存數(shù)脈沖（LOAD=1）作用下，Q3Q2Q1Q0

＝1011

。D0

＝0D1＝Q0D2＝Q1D3＝Q211100100101143第四十三頁，共六十頁，2022年，8月28日QQDQQDQQDQQD移位脈沖CP0串行輸出3210波形圖表示如下：初態(tài)Q3Q2Q1Q0

＝1011Q3Q2Q1Q0CP110100110011000100000000D0

＝0D1＝Q0D2＝Q1D3＝Q2101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D044第四十四頁，共六十頁，2022年，8月28日QQDQQDQQDQQD移位脈沖CP0串行輸出3210四位串入-串出的左移寄存器：QDQQ3DQDQD移位脈沖CP0串行輸出Q1Q2Q0四位串入-串出的右移寄存器：45第四十五頁，共六十頁，2022年，8月28日

雙向移位寄存器的構(gòu)成：只要設(shè)置一個控制端S，當(dāng)S＝0時左移；而當(dāng)S＝1時右移即可。D0=SL＋SQ1

D2=SQ1

＋SQ3

D3=SQ2

＋SRD1=SQ0

＋SQ2

集成組件電路74LS194就是這樣的多功能移位寄存器。46第四十六頁，共六十頁，2022年，8月28日VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行輸入左移串行輸入并行輸入47第四十七頁，共六十頁，2022年，8月28日VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS1940111100011011直接清零保持右移(從QA向右移動)左移(從QD向左移動)并入CLRCPS1S0功能48第四十八頁，共六十頁，2022年，8月28日§21.3計數(shù)器計數(shù)器的功能記憶輸入脈沖的個數(shù)，用于定時、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。計數(shù)器的分類同步計數(shù)器和異步計數(shù)器；加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；有時也用計數(shù)器的計數(shù)容量(或稱模數(shù))來區(qū)分各種不同的計數(shù)器，如二進(jìn)制計數(shù)器、N進(jìn)制計數(shù)器、二－十進(jìn)制計數(shù)器等等。49第四十九頁，共六十頁，2022年，8月28日一、異步二進(jìn)制加法計數(shù)器在異步計數(shù)器中，各個觸發(fā)器狀態(tài)變換的時間不同，故被稱為“異步計數(shù)器”。三位二進(jìn)制異步加法計數(shù)器例1：三位二進(jìn)制異步加法計數(shù)器。Q0D0Q1D1Q2D2Q0Q1Q2C計數(shù)脈沖50第五十頁，共六十頁，2022年，8月28日Q2Q1Q0

010001010101010001010110

11100000101波形圖CQ0Q1Q2Q0D0Q1D1Q2D2Q0Q1Q2C計數(shù)脈沖00000000110001111100011010001151第五十一頁，共六十頁，2022年，8月28日思考題：試畫出三位二進(jìn)制異步減法計數(shù)器的電路圖，并分析其工作過程。異步計數(shù)器優(yōu)點(diǎn)：電路簡單、可靠；缺點(diǎn)：速度慢Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0計數(shù)脈沖C用JK觸發(fā)器構(gòu)成的異步加法計數(shù)器52第五十二頁，共六十頁，2022年，8月28日二、同步二進(jìn)制加法計數(shù)器在同步計數(shù)器中，各個觸發(fā)器都受同一時鐘脈沖——輸入計數(shù)脈沖的控制，因此，它們狀態(tài)的更新幾乎是同時的，故被稱為“同步計數(shù)器”。例:三位二進(jìn)制同步加法計數(shù)器三位二進(jìn)制同步加法計數(shù)器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖C53第五十三頁，共六十頁，2022年，8月28日分析步驟:1.先列寫控制端的邏輯表達(dá)式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：來一個C，它就翻轉(zhuǎn)一次；Q1：當(dāng)Q0＝1時，它可翻轉(zhuǎn)一次；Q2：只有當(dāng)Q1Q0＝11時，它才能翻轉(zhuǎn)一次。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖三位二進(jìn)制同步加法計數(shù)器C54第五十四頁，共六十頁，2022年，8月28日2.再列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程。

2001001111010

1000000011001

30100000110114011111111100

5100000011101

6101001111110

7110000011111

8111111111000CQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0原狀態(tài)控制端下狀態(tài),,,55第五十五頁，共六十頁，2022年，8月28日CPQ0Q1Q23.還可以用波形圖顯示狀態(tài)轉(zhuǎn)換56第五十六頁，共六十頁，2022年，8月28日思考題：試設(shè)計一個四位二進(jìn)制同步加法計數(shù)器電路，并檢驗(yàn)其正確性。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖三位二進(jìn)制同步加法計數(shù)器C57第五十七頁，共六十頁，2022年，8月28日例3：任意進(jìn)制計數(shù)器的分析1.寫出控制端的邏輯表達(dá)式：J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0計數(shù)脈沖C58第五十八頁，共六十頁，2022年，8月28日2.再列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程：Q2Q2J2K2Q1Q1J1K1