計(jì)算機(jī)組成原理試題和答案1

.../計(jì)算機(jī)組成原理試題及答案一、填空〔12分某浮點(diǎn)數(shù)基值為2,階符1位,階碼3位,數(shù)符1位,尾數(shù)7位,階碼和尾數(shù)均用補(bǔ)碼表示,尾數(shù)采用規(guī)格化形式,用十進(jìn)制數(shù)寫出它所能表示的最大正數(shù),非0最小正數(shù),最大負(fù)數(shù),最小負(fù)數(shù)。變址尋址和基址尋址的區(qū)別是：在基址尋址中,基址寄存器提供,指令提供；而在變址尋址中,變址寄存器提供,指令提供。影響流水線性能的因素主要反映在和兩個方面。設(shè)機(jī)器數(shù)字長為16位〔含1位符號位。若1次移位需10ns,一次加法需10ns,則補(bǔ)碼除法需時間,補(bǔ)碼BOOTH算法最多需要時間。CPU從主存取出一條指令并執(zhí)行該指令的時間叫,它通常包含若干個,而后者又包含若干個。組成多級時序系統(tǒng)。二、名詞解釋<8分>微程序控制存儲器帶寬RISC中斷隱指令及功能三、簡答〔18分1.完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。2.設(shè)主存容量為1MB,Cache容量為16KB,每字塊有16個字,每字32位。<1>若Cache采用直接相聯(lián)映像,求出主存地址字段中各段的位數(shù)。<2>若Cache采用四路組相聯(lián)映像,求出主存地址字段中各段的位數(shù)。3.某機(jī)有五個中斷源,按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4,現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L0,L1,寫出各中斷源的屏蔽字。中斷源屏蔽字01234L0L1L2L3L44.某機(jī)主存容量為4M×16位,且存儲字長等于指令字長,若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定,且具有直接、間接、立即、相對四種尋址方式?！?畫出一地址指令格式并指出各字段的作用；〔2該指令直接尋址的最大范圍；〔3一次間址的尋址范圍；〔4相對尋址的尋址范圍。四、〔6分設(shè)階碼取3位,尾數(shù)取6位〔均不包括符號位,按浮點(diǎn)補(bǔ)碼運(yùn)算規(guī)則計(jì)算 [25]+[24]五、畫出DMA方式接口電路的基本組成框圖,并說明其工作過程〔以輸入設(shè)備為例。〔8分六、〔10分設(shè)CPU共有16根地址線,8根數(shù)據(jù)線,并用作訪存控制信號,用作讀寫控制信號,現(xiàn)有下列存儲芯片：RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K×8位以及74138譯碼器和各種門電路〔自定,畫出CPU與存儲器連接圖。要求：〔1最大4K地址空間為系統(tǒng)程序區(qū),與其相鄰2K地址空間為用戶程序區(qū)?！?合理選用上述存儲芯片,說明各選幾片？寫出每片存儲芯片的地址范圍?！?詳細(xì)畫出存儲芯片的片選邏輯。允許輸出允許寫允許輸出允許寫74138七、假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn),且進(jìn)棧時棧指針減一,出棧時棧指針加一。試寫出中斷返回指令〔中斷服務(wù)程序的最后一條指令,在取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。若采用微程序控制,則還需要增加哪些微操作?！?0分八、除了采用高速芯片外,從計(jì)算機(jī)的各個子系統(tǒng)的角度分析,指出6種以上提高整機(jī)速度的措施?！?分計(jì)算機(jī)組成原理試題答案一、填空〔12分1．127；1/512；-1/512-1/32768；-128。2．基地址；形式地址；基地址；形式地址。3．訪存沖突；相關(guān)問題。4．300ns；310ns。5．指令周期；機(jī)器周期；節(jié)拍。二、名詞解釋<8分>1．微程序控制答：采用與存儲程序類似的方法來解決微操作命令序列的形成,將一條機(jī)器指令編寫成一個微程序,每一個微程序包含若干條微指令,每一條指令包含一個或多個微操作命令。2．存儲器帶寬答：每秒從存儲器進(jìn)出信息的最大數(shù)量,單位可以用字/秒或字節(jié)/秒或位/秒來表示。3．RISC答：RISC是精簡指令系統(tǒng)計(jì)算機(jī),通過有限的指令條數(shù)簡化處理器設(shè)計(jì),已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。4．中斷隱指令及功能答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令,它是CPU在中斷周期內(nèi)由硬件自動完成的一條指令,其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。三、簡答〔18分1．答：總線在完成一次傳輸周期時,可分為四個階段：申請分配階段：由需要使用總線的主模塊〔或主設(shè)備提出申請,經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請者；尋址階段：取得了使用權(quán)的主模塊,通過總線發(fā)出本次打算訪問的從模塊〔或從設(shè)備的存儲地址或設(shè)備地址及有關(guān)命令,啟動參與本次傳輸?shù)膹哪K；傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換,數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊；結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除,讓出總線使用權(quán)。2．答：〔1若Cache采用直接相聯(lián)映像：字塊中含64個字節(jié),字塊的位數(shù)為b=6。Cache中含有256個字塊,所以字塊地址位數(shù)c=8。主存容量為1M字節(jié),總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=6。〔2若Cache采用四路組相聯(lián)映像,字塊中含64個字節(jié),字塊的位數(shù)為b=6。每組含有四個字塊,每組含256個字節(jié)。Cache中含有64個字塊,所以組地址位數(shù)q=6。主存容量為1M字節(jié),總位數(shù)為20。主存字塊標(biāo)記位數(shù)t=8。3．答：設(shè)屏蔽位為"1"時表示對應(yīng)的中斷源被屏蔽,屏蔽字排列如下：中斷源屏蔽字01234L0L1L2L3L401000000001100111101110004．答：〔1指令字長16位,操作碼為7位,尋址特征位2位,地址碼7位；〔2-64~63；〔3216；〔4216．四、〔6分答：被加數(shù)為 0,101;0.100100,[x]補(bǔ)=00,101;00.100100加數(shù)為 0,100;1.010100,[y]補(bǔ)=00,100;11.010100〔1對階：[△j]補(bǔ)=[jx]補(bǔ)-[jy]補(bǔ)=00,101+11,100=00,001即△j=1,則y的尾數(shù)向右移一位,階碼相應(yīng)加1,即[y]’補(bǔ)=00,101;11.101010②求和+=+[Sy]補(bǔ)=00.100100+11.101010=00.001110即[x+y]補(bǔ)=00,101;00.001110尾數(shù)出現(xiàn)"00.0",需左規(guī)。③規(guī)格化左規(guī)后得[x+y]補(bǔ)=00,011;00.111000∴[x+y]補(bǔ)=00,111;00.111000五、〔8分答：DMA方式接口電路的基本組成框圖如下：以數(shù)據(jù)輸入為例,具體操作如下：①從設(shè)備讀入一個字到DMA的數(shù)據(jù)緩沖寄存器BR中,表示數(shù)據(jù)緩沖寄存器"滿"〔如果I/O設(shè)備是面向字符的,則一次讀入一個字節(jié),組裝成一個字；②設(shè)備向DMA接口發(fā)請求〔DREQ；③DMA接口向CPU申請總線控制權(quán)〔HRQ；④CPU發(fā)回HLDA信號,表示允許將總線控制權(quán)交給DMA接口；⑤將DMA主存地址寄存器中的主存地址送地址總線；⑥通知設(shè)備已被授予一個DMA周期〔DACK,并為交換下一個字做準(zhǔn)備；⑦將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；⑧命令存儲器作寫操作；⑨修改主存地址和字計(jì)數(shù)值；⑩判斷數(shù)據(jù)塊是否傳送結(jié)束,若未結(jié)束,則繼續(xù)傳送；若己結(jié)束,〔字計(jì)數(shù)器溢出,則向CPU申請程序中斷,標(biāo)志數(shù)據(jù)塊傳送結(jié)束。六、〔10分方法一：答：地址空間描述如下：ROM對應(yīng)的空間： 1111 1111 1111 1111 1111 0000 0000 0000RAM對應(yīng)的空間： 1110 1111 1111 1111 1110 1000 0000 0000選擇ROM芯片為2K×8位的兩片,RAM芯片為2K×4位的兩片ROM芯片1： 1111 1111 1111 1111 1111 1000 0000 0000ROM芯片2： 1111 0111 1111 1111 1111 0000 0000 0000RAM芯片1、2：〔位擴(kuò)展 1110 1111 1111 1111 1110 1000 0000 0000CPU與存儲器連接圖見下頁：方法二：答：地址空間描述如下：ROM對應(yīng)的空間： 1111 1111 1111 1111 1111 0000 0000 0000RAM對應(yīng)的空間： 1110 1111 1111 1111 1110 1000 0000 0000選擇ROM芯片為4K×8位的一片,RAM芯片為2K×4位的兩片七、〔10分答：組合邏輯設(shè)計(jì)的微操作命令：取指：T0：PC→MART1：M[MAR]→MDR,PC+1→PCT2：MDR→IR,OP[IR]→微操作形成部件執(zhí)行：T0：SP→MART1：M[MAR]→MDRT2：MDR→PC,SP+1→SP微程序設(shè)計(jì)的微操作命令：取指微程序：T0：PC→MART1：Ad[CMIR]→CMART2：M[MAR]→MDR,PC+1→PCT3：Ad[CMIR]→CMART4：MDR→IR,OP[IR]→微操作形成部件T5：OP[IR]→CMAR中斷返回微程序：T0：SP→MART1：Ad[CMIR]→CMART2：M[MAR]→MDRT3：Ad[CMIR]→CMART4：MDR→PC,SP+1→SPT5：Ad[CMIR]→CMAR八、〔8分答：針對存儲器,可以采用Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對存儲器,可以采用主存-輔存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對控制器,可以通過指令流水或超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對控制器,可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對運(yùn)算器,可以對運(yùn)算方法加以改進(jìn),如進(jìn)位鏈、兩位乘除法；針對I/O系統(tǒng),可以運(yùn)用DMA技術(shù)來減少CPU對外設(shè)訪問的干預(yù)。1．設(shè)[x]補(bǔ)=x0.x1x2…xn。求證：[x]補(bǔ)=2x0+x,其中0〔1>X≥0x0=1〔0>X>-12．某機(jī)字長32位,定位表示,尾數(shù)31位,數(shù)符1位,問：定點(diǎn)原碼整數(shù)表示時,最大正數(shù)是多少？最小負(fù)數(shù)是多少？定點(diǎn)原碼小數(shù)表示時,最大正數(shù)是多少？最小負(fù)數(shù)是多少？3．如圖B17.1表示用快表〔頁表的虛實(shí)地址轉(zhuǎn)換條件,快表放在相聯(lián)存貯器中,其容量為8個存貯單元,問：〔1CPU按虛地址1去訪問主存時主存的實(shí)地址碼是多少？〔2當(dāng)CPU按虛地址2去訪問主存時主存的實(shí)地址碼是多少？〔3當(dāng)CPU按虛地址3去訪問主存時主存的實(shí)地址碼是多少？4．某機(jī)有8條微指令I(lǐng)1-I8,每條微指令所包含的微指令控制信號如表所示,a-j分別對應(yīng)10種不同性質(zhì)的微命令信號,假設(shè)一條微指令的控制字段為8位,請安排微指令的控制字段格式。5．CD-ROM光盤的外緣有5mm6．如圖所示的系統(tǒng)中斷機(jī)構(gòu)是采用多級優(yōu)先中斷結(jié)構(gòu),設(shè)備A連接于最高優(yōu)先級,設(shè)備B次之,設(shè)備C又次之。要求CPU在執(zhí)行完當(dāng)前指令時轉(zhuǎn)而對中斷請求進(jìn)行服務(wù),現(xiàn)假設(shè)：TDC為查詢鏈中每個設(shè)備的延遲時間,TA、TB、TC分別為設(shè)備A、B、C的服務(wù)程序所需的執(zhí)行時間,TS、TR為保存現(xiàn)場和恢復(fù)現(xiàn)場所需時間。試問：在此環(huán)境下,此系統(tǒng)在什么情況下達(dá)到中斷飽和？即在確保請求服務(wù)的三個設(shè)備都不會丟失信息的條件下,允許出現(xiàn)中斷的極限頻率有多高？注意,"中斷允許"機(jī)構(gòu)在確認(rèn)一個新中斷之前,先要讓即將被中斷的程序的一條指令執(zhí)行完畢。7、已知x=-0.01111,y=+0.11001,求[x]補(bǔ),[-x]補(bǔ),[y]補(bǔ),[-y]補(bǔ),x+y=？,x–y=？8.某計(jì)算機(jī)字長16位,主存容量為64K字,采用單字長單地址指令,共有64條指令,試采用四種尋址方式〔立即、直接、基值、相對設(shè)計(jì)指令格式。9假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖所示,其中ALU為16位的加法器〔高電平工作,SA、SB為16位鎖存器,4個通用寄存器由D觸發(fā)器組成,O端輸出,其讀寫控制如下表所示：讀控制R0RA0RA1選擇111100011x0101xR0R1R2R3不讀出寫控制WWA0WA1選擇111100011x0101xR0R1R2R3不寫入要求：〔1設(shè)計(jì)微指令格式?！?畫出ADD,SUB兩條微指令程序流程圖。10.畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。11集中式仲裁有幾種方式？畫出獨(dú)立請求方式的邏輯圖,說明其工作原理.12刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕,保留50%帶寬用于其他非刷新功能。若顯示工作方式采用分辨率為1024×768,顏色深度為3B,幀頻〔刷新速率為72HZ,計(jì)算總帶寬。為達(dá)到這樣高的刷存帶寬,應(yīng)采取何種技術(shù)措施？13已知某8位機(jī)的主存采用半導(dǎo)體存貯器,地址碼為18位,若使用4K×4位RAM芯片組成該機(jī)所允許的最大主存空間,并選用模塊條的形式,問：若每個模塊為32K×8位,共需幾個模塊？每個模塊內(nèi)共有多少片RAM芯片？主存共需多少RAM芯片？CPU如何選擇各模塊？證明：當(dāng)1>x≥0時,即x為正小數(shù),則1>[x]補(bǔ)=x≥0因?yàn)檎龜?shù)的補(bǔ)碼等于正數(shù)本身,所以1>x0.x1x2…xn≥0,X0=0當(dāng)1>x>-1時,即x為負(fù)小數(shù),根據(jù)補(bǔ)碼定義有：2>[x]補(bǔ)=2+x>1〔mod2即2>x0.x1x2…xn>1,xn=1所以正數(shù)：符號位x0=0負(fù)數(shù)：符號位x0=1若1>x≥0,x0=0,則[x]補(bǔ)=2x0+x=x若-1<x<0,x0=1,則[x]補(bǔ)=2x0+x=2+x所以有[x]補(bǔ)=2x0+x,其中x0=0,1>x≥0x0=1,-1<x<0解：〔1定點(diǎn)原碼整數(shù)表示時,最大正數(shù)值=〔231–110最小負(fù)數(shù)值=-〔231–110〔2定點(diǎn)原碼小數(shù)表示時,最大正數(shù)值=–〔1-23110最小負(fù)數(shù)值=–<1-23110解：〔1用虛擬地址為1的頁號15作為快表檢索項(xiàng),查得頁號為15的頁在主存中的起始地址為80000,故將80000與虛擬地址中的頁內(nèi)地址碼0324相加,求得主存實(shí)地址碼為80324。主寸實(shí)地址碼=96000+0128=96128虛擬地址3的頁號為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時,沒有檢索到頁號為48的頁面,此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行,轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中,則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在,則操作系統(tǒng)要將該頁面從外存調(diào)入主存,然后將頁號及其在主存中的起始地址寫入快表。解：為了壓縮指令字的長度,必須設(shè)法把一個微指令周期中的互斥性微命令信號組合在一個小組中,進(jìn)行分組譯碼。經(jīng)分析,〔e,f,h和〔b,i,j可分別組成兩個小組或兩個字段,然后進(jìn)行譯碼,可得六個微命令信號,剩下的a,c,d,g四個微命令信號可進(jìn)行直接控制,其整個控制字段組成如下：01c01b直接控制10f10iacdg11g11j××××××××××4位2位2位解：扇區(qū)總數(shù)=60×60×75=270000〔扇區(qū)模式1存放計(jì)算機(jī)程序和數(shù)據(jù),其存儲容量為：270000×2048/1024/1024=527MB模式2存放聲音、圖象等多媒體數(shù)據(jù),其存儲容量為：270000×2336/1024/1024=601MB解：：假設(shè)主存工作周期為TM,執(zhí)行一條指令的時間也設(shè)為TM。則中斷處理過程和各時間段如圖B17.3所示。當(dāng)三個設(shè)備同時發(fā)出中斷請求時,依次處理設(shè)備A、B、C的時間如下：tA=2TM+TDC+TS+TA+TRtB=2TM+TDC+TS+TA+TRtC=2TM+TDC+TS+TA+TB達(dá)到中斷飽和的時間為：T=tA+tB+tC中斷極限頻率為：f=1/T7解：[x]原=1.01111[x]補(bǔ)=1.10001所以：[-x]補(bǔ)=0.01111[y]原=0.11001[y]補(bǔ)=0.11001所以：[-y]補(bǔ)=1.00111[x]補(bǔ)11.10001[x]補(bǔ)11.10001+[y]補(bǔ)00.11001+[-y]補(bǔ)11.00111[x+y]補(bǔ)00.01010[x-y]補(bǔ)10.11000所以：x+y=+0.01010因?yàn)榉栁幌喈?結(jié)果發(fā)生溢出8解：64條指令需占用操作碼字段〔OP6位,這樣指令余下長度為10位。為了覆蓋主存64K字的地址空間,設(shè)尋址模式〔X2位,形式地址〔D8位,其指令格式如下：15109870OPXD尋址模式定義如下：〔7分X=00直接尋址有效地址E=D〔256單元X=01間接尋址有效地址E=<D〔64KX=10變址尋址有效地址E=<R>＋D〔64KX=11相對尋址有效地址E=〔PC＋D〔64K其中R為變址寄存器〔16位,PC為程序計(jì)數(shù)器〔16位9解：各字段意義如下：F1—讀RO—R3的選擇控制。F2—寫RO—R3的選擇控制。F3—打入SA的控制信號。F4—打入SB的控制信號。F5—打開非反向三態(tài)門的控制信號LDALU。F6—打開反向三態(tài)門的控制信號LDALU,并使加法器最低位加1。F7－鎖存器SB清零RESET信號。F8－一段微程序結(jié)束,轉(zhuǎn)入取機(jī)器指令的控制信號。R—寄存器讀命令W—寄存器寫命令〔2ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。圖B2.310三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4：11解：有三種方式：鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時查詢方式、獨(dú)立請求方式。獨(dú)立請求方式結(jié)構(gòu)圖如圖B5.4：圖B5.412解：〔1因?yàn)樗⑿滤鑾?分辨率×每個像素點(diǎn)顏色深度×刷新速度所以1024×768×3B×72/S=165888KB/S=162MB/S〔2為達(dá)到這樣高的刷存帶寬,可采用如下技術(shù)措施：使用高速的DRAM芯片組成刷存。刷存采用多體交錯結(jié)構(gòu)。刷存內(nèi)顯示控制器的內(nèi)部總線寬度由32位提高到64位,甚至到128位。刷存采用雙端口存儲器結(jié)構(gòu),將刷新端口與更新端口分開。A卷一、填空題：〔每空1分,共15分1、原碼一位乘法中,符號位與數(shù)值位〔

,運(yùn)算結(jié)果的符號位等于〔

。2、碼值80H：若表示真值0,則為〔

碼；若表示真值―128,則為〔

碼。3、微指令格式分為〔

型微指令和〔

型微指令,其中,前者的并行操作能力比后者強(qiáng)。4、在多級存儲體系中,Cache存儲器的主要功能是〔

。5、在下列常用術(shù)語后面,寫出相應(yīng)的中文名稱：VLSI<

>,RISC<

>,DMA<

>,DRAM<

>。6、為了實(shí)現(xiàn)CPU對主存儲器的讀寫訪問,它們之間的連線按功能劃分應(yīng)當(dāng)包括〔

,〔

〔

。7、從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看,近代計(jì)算機(jī)是以〔

為中心的系統(tǒng)結(jié)構(gòu)。二、單項(xiàng)選擇題：〔每題2分,共40分1、寄存器間接尋址方式中,操作數(shù)處于〔中。A、通用寄存器

B、主存

C、程序計(jì)數(shù)器

D、堆棧2、CPU是指〔

。A、運(yùn)算器

B、控制器C、運(yùn)算器和控制器

D、運(yùn)算器、控制器和主存3、若一臺計(jì)算機(jī)的字長為2個字節(jié),則表明該機(jī)器〔

。A、能處理的數(shù)值最大為2位十進(jìn)制數(shù)。B、能處理的數(shù)值最多由2位二進(jìn)制數(shù)組成。C、在CPU中能夠作為一個整體加以處理的二進(jìn)制代碼為16位。D、在CPU中運(yùn)算的結(jié)果最大為2的16次方4、在浮點(diǎn)數(shù)編碼表示中,〔

在機(jī)器數(shù)中不出現(xiàn),是隱含的。A、基數(shù)

B、尾數(shù)

C、符號

D、階碼5、控制器的功能是〔

。A、產(chǎn)生時序信號

B、從主存取出一條指令

C、完成指令操作碼譯碼D、從主存取出指令,完成指令操作碼譯碼,并產(chǎn)生有關(guān)的操作控制信號,以解釋執(zhí)行該指令。6、虛擬存儲器可以實(shí)現(xiàn)〔

。A、提高主存儲器的存取速度B、擴(kuò)大主存儲器的存儲空間,并能進(jìn)行自動管理和調(diào)度C、提高外存儲器的存取周期D、擴(kuò)大外存儲器的存儲空間7、32個漢字的機(jī)內(nèi)碼需要〔

。A、8字節(jié)

B、64字節(jié)

C、32字節(jié)

D、16字節(jié)8、相聯(lián)存儲器是按〔

進(jìn)行尋址的存儲器。A、地址指定方式

B、堆棧指定方式C、內(nèi)容指定方式

D、地址指定方式與堆棧存儲方式結(jié)合9、狀態(tài)寄存器用來存放〔

。A、算術(shù)運(yùn)算結(jié)果

B、邏輯運(yùn)算結(jié)果C、運(yùn)算類型

D、算術(shù)邏輯運(yùn)算指令及測試指令的結(jié)果狀態(tài)10、在機(jī)器數(shù)〔

中,零的表示形式是唯一的。A、原碼

B、補(bǔ)碼

C、補(bǔ)碼和移碼

D、原碼和反碼11、計(jì)算機(jī)的存儲器采用分級方式是為了〔

。A、減少主機(jī)箱的體積

B、解決容量、價(jià)格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便

D、操作方便12、有關(guān)Cache的說法正確的是〔

。A、只能在CPU以外

B、CPU內(nèi)外都可以設(shè)置CacheC、只能在CPU以內(nèi)

D、若存在Cache,CPU就不能再訪問主存13、在定點(diǎn)二進(jìn)制運(yùn)算中,減法運(yùn)算一般通過〔

來實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器

B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器

D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器14、堆棧常用于〔

。A、數(shù)據(jù)移位

B、程序轉(zhuǎn)移

C、保護(hù)程序現(xiàn)場

D、輸入、輸出15、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為〔

。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件

B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)

D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、一個指令周期通常由〔

組成。A、若干個節(jié)拍

B、若干個時鐘周期C、若干個工作脈沖

D、若干個機(jī)器周期17、在計(jì)算機(jī)系統(tǒng)中,表征系統(tǒng)運(yùn)行狀態(tài)的部件是〔

。A、程序計(jì)數(shù)器

B、累加計(jì)數(shù)器

C、中斷計(jì)數(shù)器

D、程序狀態(tài)字18、某虛擬存儲器采用頁式內(nèi)存管理,使用LRU頁面替換算法,考慮下面的頁面訪問地址流〔每次訪問在一個時間單位中完成,1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定內(nèi)存容量為4個頁面,開始時為空的,則頁面失效次數(shù)是〔

。A、4

B、5

C、6

D、719、某一SRAM芯片,其容量是1024×8位,除電源和接地端外,該芯片引腳的最小數(shù)目是〔

。A、20

B、22

C、25

D、3020、下面尾數(shù)〔1位符號位的表示中,不是規(guī)格化尾數(shù)的是〔

。A、010011101〔原碼

B、110011110〔原碼

C、010111111〔補(bǔ)碼

D、110111001〔補(bǔ)碼三、簡答題：〔每題5分,共10分1、Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？2、DRAM存儲器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：〔共35分1、〔本題7分某機(jī)采用微程序控制器,其微程序控制器有18種微操作命令〔采用直接控制法,即水平型微指令,有8個轉(zhuǎn)移控制狀態(tài)〔采用譯碼形式,微指令格式中的下址字段7位。該機(jī)機(jī)器指令系統(tǒng)采用4位定長操作碼,平均每條指令由7條微指令組成。問：〔1該微指令的格式中,操作控制字段和判別測試字段各有幾位？控存的容量是多少〔字?jǐn)?shù)×字長？〔4分〔2該機(jī)指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存是否合適？〔3分操作控制字段判別測試字段下址字段2、〔本題12分設(shè)浮點(diǎn)數(shù)的格式為：階碼4位,包含一位符號位,尾數(shù)5位,包含一位符號位,階碼和尾數(shù)均用補(bǔ)碼表示,排列順序?yàn)椋弘A符〔1位階碼〔3位數(shù)符〔1位尾數(shù)〔4位則按上述浮點(diǎn)數(shù)的格式：〔1若〔X10=22/64,〔Y10=—2.75,則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形式?！?分〔2求[X+Y]浮〔要求用補(bǔ)碼計(jì)算,列出計(jì)算步驟〔6分3、〔本題共16分某機(jī)字長8位,CPU地址總線16位,數(shù)據(jù)總線8位,存儲器按字節(jié)編址,CPU的控制信號線有：MREQ#〔存儲器訪問請求,低電平有效,R/W#〔讀寫控制,低電平為寫信號,高電平為讀信號。試問：〔1若該機(jī)主存采用16K×1位的DRAM芯片〔內(nèi)部為128×128陣列構(gòu)成最大主存空間,則共需多少個芯片？若采用異步刷新方式,單元刷新周期為2ms,則刷新信號的周期為多少時間？刷新用的行地址為幾位？〔6分〔2若為該機(jī)配備2K×8位的Cache,每塊8字節(jié),采用2路組相聯(lián)映像,試寫出對主存地址各個字段的劃分〔標(biāo)出各個字段的位數(shù)；若主存地址為3280H,則該地址可映像到Cache的哪一組？〔4分〔3若用4個8K×4位的SRAM芯片和2個4K×8位的SRAM芯片形成24K×8位的連續(xù)RAM存儲區(qū)域,起始地址為0000H,假設(shè)SRAM芯片有CS#〔片選,低電平有效和WE#〔寫使能,低電平有效信號控制端。試畫出SRAM與CPU的連接圖,在圖上標(biāo)清楚地址譯碼連接,數(shù)據(jù)線、地址線、控制線連接?！?分B卷一、單項(xiàng)選擇題：〔每題1分,共20分1、目前我們所說的個人臺式商用機(jī)屬于

。A、巨型機(jī)

B、中型機(jī)

C、小型機(jī)

D、微型機(jī)2、下列數(shù)中最大的數(shù)是

。A、〔100110012

B、〔2278

C、〔9816

D、〔152103、在小型或微型計(jì)算機(jī)里,普遍采用的字符編碼是

。A、BCD碼

B、16進(jìn)制

C、格雷碼

D、ASCⅡ碼4、在下列機(jī)器數(shù)

中,零的表示形式是唯一的。A、原碼

B、補(bǔ)碼

C、反碼

D、原碼和反碼5、設(shè)［X］補(bǔ)=1.x1x2x3x4,當(dāng)滿足

時,X>-1/2成立。A、x1必須為1,x2x3x4至少有一個為1

B、x1必須為1,x2x3x4任意C、x1必須為0,x2x3x4至少有一個為1

D、x1必須為0,x2x3x4任意6、假定下列字符碼中有奇偶校驗(yàn)位,但沒有數(shù)據(jù)錯誤,采用偶校驗(yàn)的字符碼是

。A、11001011

B、11010110

C、11000001

D、110010017、在CPU中,跟蹤后繼指令地址的寄存器是

。A、指令寄存器

B、程序計(jì)數(shù)器

C、地址寄存器

D、狀態(tài)條件寄存器8、EPROM是指

。A、讀寫存儲器

B、只讀存儲器C、可編程的只讀存儲器

D、光擦除可編程的只讀存儲器9、堆棧尋址方式中,設(shè)A為累加器,SP為堆棧指示器,MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動作順序是〔A→MSP,<SP>―1→SP。那么出棧操作的動作順序應(yīng)為

。A、<MSP>→A,<SP>+1→SP

B、<MSP>→A,〔SP―1→SPC、<SP―1>→SP,<MSP>→A

D、<SP>+1→SP,<MSP>→A10、下面尾數(shù)〔1位符號位的表示中,不是規(guī)格化的尾數(shù)的是

。A、010011101〔原碼

B、110011110〔原碼C、010111111〔補(bǔ)碼

D、110111001〔補(bǔ)碼11、在主存和CPU之間增加cache存儲器的目的是

。A、增加內(nèi)存容量

B、提高內(nèi)存可靠性C、解決CPU和主存之間的速度匹配問題

D、增加內(nèi)存容量,同時加快存取速度12、CPU主要包括

。A、控制器

B、控制器、運(yùn)算器、cacheC、運(yùn)算器和主存

D、控制器、ALU和主存13、設(shè)變址寄存器為X,形式地址為D,〔X表示寄存器X的內(nèi)容,變址尋址方式的有效地址為

。A、EA=<X>+D

B、EA=<X>+<D>

C、EA=<<X>+D>

D、EA=<<X>+<D>>14、信息只用一條傳輸線,且采用脈沖傳輸?shù)姆绞椒Q為

。A、串行傳輸

B、并行傳輸

C、并串行傳輸

D、分時傳輸15、下述I/O控制方式中,主要由程序?qū)崿F(xiàn)的是

。A、PPU<外圍處理機(jī)>方式

B、中斷方式

C、DMA方式

D、通道方式16、系統(tǒng)總線中地址線的功能是

。A、用于選擇主存單元地址

B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址

D、用于指定主存和I/O設(shè)備接口電路的地址17、CRT的分辨率額為1024×1024,顏色深度為8位,則刷新存儲器的存儲容量是

。A、2MB

B、1MB

C、8MB

D、1024B18、設(shè)寄存器位數(shù)為8位,機(jī)器數(shù)采用補(bǔ)碼形式〔含一位符號位。對應(yīng)于十進(jìn)制數(shù)-27,寄存器內(nèi)為

。A、27H

B、9BH

C、E5H

D、5AH19、根據(jù)國標(biāo)規(guī)定,每個漢字在計(jì)算機(jī)內(nèi)占用

存儲。A、一個字節(jié)

B、二個字節(jié)

C、三個字節(jié)

D、四個字節(jié)20、某一SRAM芯片,其容量為512×8位,考慮電源端和接地端,該芯片引出線的最小數(shù)目應(yīng)為

。A、23

B、25

C、50

D、19二、填空題：〔每空1分,共20分1、設(shè)X=—0.1011,則[X]補(bǔ)為

。2、漢字的

、

、

是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3、數(shù)控機(jī)床是計(jì)算機(jī)在

方面的應(yīng)用,郵局把信件自動分揀是在計(jì)算機(jī)

方面的應(yīng)用。4、計(jì)算機(jī)軟件一般分為

和

兩大類。5、RISC的中文含義是

；CISC的中文含義是

。6、對動態(tài)存儲器的刷新有兩種方式,它們是

和

。7、機(jī)器字長16位,表示浮點(diǎn)數(shù)時,階碼6位〔階符1位,尾數(shù)10位〔數(shù)符1位,則浮點(diǎn)補(bǔ)碼表示時,最大浮點(diǎn)數(shù)是

,絕對值最小的非0的正數(shù)是

。8、在存儲系統(tǒng)的Cache與主存層次結(jié)構(gòu)中,常會發(fā)生數(shù)據(jù)替換問題,此時我們較常使用的替換算法有

和

等。9、一條指令實(shí)際上包括兩種信息即

和

。10、按照總線仲裁電路的位置不同,可分為

仲裁和

仲裁。三、簡答題：〔每題5分,共15分1、CPU中有哪些主要寄存器？簡述這些寄存器的功能。2、RISC機(jī)器具有什么優(yōu)點(diǎn),試簡單論述。3、計(jì)算機(jī)存儲系統(tǒng)分那幾個層次？每一層次主要采用什么存儲介質(zhì)？其存儲容量和存取速度的相對值如何變化？四、綜合題：〔共45分1、求十進(jìn)制數(shù)―123的原碼表示,反碼表示,補(bǔ)碼表示和移碼表示〔用8位二進(jìn)制表示,并設(shè)最高位為符號位,真值為7位。〔本題8分2、基址寄存器的內(nèi)容為3000H,變址寄存器的內(nèi)容為02B0H,指令的地址碼為002BH,程序計(jì)數(shù)器〔存放當(dāng)前正在執(zhí)行的指令的地址的內(nèi)容為4500H,且存儲器內(nèi)存放的內(nèi)容如下：地址

內(nèi)容002BH

3500H302BH

3500H32B0H

5600H32DBH

2800H3500H

2600H452BH

2500H〔1、若采用基址尋址方式,則取出的操作數(shù)是什么？〔2、若采用變址尋址〔考慮基址方式,取出的操作數(shù)是什么？〔3、若采用立即尋址方式,取出的操作數(shù)是什么？〔4、若采用存儲器間接尋址〔不考慮基址方式,取出的操作數(shù)是什么？〔5、若相對尋址用于轉(zhuǎn)移指令,則轉(zhuǎn)移地址是多少？〔本題10分3、現(xiàn)有SRAM芯片容量為2K×4位,試用此芯片組成8K×8位的存儲器,〔1、共需要多少這樣的芯片？〔2、要訪問此存儲器至少需要多少條地址線？其中片內(nèi)尋址需幾條？〔本題6分4、某雙面磁盤,每面有220道,已知磁盤轉(zhuǎn)速r=3000轉(zhuǎn)/分。數(shù)據(jù)傳輸率為175000B/s。求磁盤總?cè)萘??！脖绢}6分5、設(shè)浮點(diǎn)數(shù)x=2＿011×0.101100,y=2＿010×<－0.011010>〔1、計(jì)算x+y；〔階碼與尾數(shù)均用補(bǔ)碼運(yùn)算。〔2、計(jì)算x×y；〔階碼用補(bǔ)碼運(yùn)算,尾數(shù)用原碼一位乘?！脖绢}15分A答案一、填空題〔每空1分,共15分1、分開計(jì)算,相乘兩數(shù)符號位的異或值。

2、移,補(bǔ)

3、水平,垂直4、匹配CPU和主存之間的速度5、超大規(guī)模集成電路,精簡指令系統(tǒng)計(jì)算機(jī),直接存儲器存取〔訪問,動態(tài)隨機(jī)讀寫存儲器。6、地址總線,數(shù)據(jù)總線,讀寫控制線

7、存儲器二、單項(xiàng)選擇題〔每題2分,共40分1、b

2、c

3、c

4、a

5、d

6、b

7、b

8、c

9、d

10、c11、b

12、b

13、d

14、c

15、a

16、d

17、d

18、c

19、a

20、d三、簡答題〔每題5分,共10分1、映像方式有直接映像,全相聯(lián)映像,組相聯(lián)映像三種。直接映像是每個主存塊只能放到一個唯一對應(yīng)的Cache塊中,實(shí)現(xiàn)簡單但Cache利用率低；全相聯(lián)映像是每個主存塊可以放到任何一個Cache塊中,最靈活但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時每個主存塊唯一對應(yīng)一個cache組,但可放到組內(nèi)任何一個塊中,是前兩種方式的折中。2、DRAM存儲器采用電容存放信息,由于電容漏電,保存信息經(jīng)過一段時間會丟失,故用刷新保證信息不丟失。常用的刷新方法有集中式刷新和分布式刷新。四、綜合題〔共35分1、〔本題7分〔1、操作