單片機(jī)及接口技術(shù)串行擴(kuò)展

單片機(jī)及接口技術(shù)串行擴(kuò)展第一頁，共二十六頁，2022年，8月28日本章主要內(nèi)容第一節(jié)移位寄存器的串行擴(kuò)展技術(shù)（80C51串行口擴(kuò)展）

1）串行口于工作方式02）虛擬串行擴(kuò)展2）串行接口總線：I2C總線

第二頁，共二十六頁，2022年，8月28日單片機(jī)串行擴(kuò)展1.串行口工作于方式0串行口的四種工作方式方式0，同步傳輸，8位數(shù)據(jù)傳輸，傳輸速率固定fOSC/12方式1，10位數(shù)據(jù)傳輸，傳輸速率由T1產(chǎn)生，可變方式2，11位數(shù)據(jù)傳輸，可多機(jī)通信，傳輸速率固定兩種方式3，11位數(shù)據(jù)傳輸，可多機(jī)通信，傳輸速率同方式11）串行口擴(kuò)展的工作原理一個(gè)引腳用作數(shù)據(jù)輸入/輸出另一個(gè)引腳用作時(shí)鐘輸出（同步）串行口工作于方式0時(shí)，RXD用作數(shù)據(jù)輸入/輸出；TXD用作時(shí)鐘輸出虛擬串行口采用1個(gè)I/O端口引腳作數(shù)據(jù)輸入/輸出；采用另一個(gè)I/O端口引腳作時(shí)鐘輸出。第三頁，共二十六頁，2022年，8月28日2）80C51串行擴(kuò)展的時(shí)序

單片機(jī)串行擴(kuò)展RXDTXDTI發(fā)送RENRITXDRXD接收第四頁，共二十六頁，2022年，8月28日3）串行口方式0的歸一化子程序（歸一化子程序即通用子程序）（1）歸一化輸出子程序

設(shè)工作方式0清TI取數(shù)據(jù)到寄存器A設(shè)指向數(shù)據(jù)塊的指針輸出數(shù)據(jù)數(shù)據(jù)塊輸出完畢？YES返回主程序數(shù)據(jù)塊指針加1數(shù)據(jù)輸出完畢？YESNONOa.流程圖

單片機(jī)串行擴(kuò)展第五頁，共二十六頁，2022年，8月28日b.歸一化子程序設(shè)用R0作數(shù)據(jù)塊指針，用R2記錄數(shù)據(jù)塊的數(shù)據(jù)個(gè)數(shù)設(shè)置工作方式字SCON：00HSM0SM1SM2RENTB8RB8TIRI000———0—

UARTNO：MOVR0，#MTD；R0指向第一個(gè)數(shù)據(jù)

MOVSCON，#00H；設(shè)串行口工作于方式0SOUT：MOVA，@R0；取一個(gè)數(shù)據(jù)到A寄存器

MOVSBUF，A；輸出數(shù)據(jù)

JNBTI，$

；等待數(shù)據(jù)輸出完畢

CLRTI；關(guān)串行口輸出中斷標(biāo)志

INCR0；數(shù)據(jù)塊指針加1DJNZR2，SOUT；判斷數(shù)據(jù)塊是否輸出完畢，若沒

;有輸出完，繼續(xù)下一個(gè)數(shù)據(jù)的輸出

RET；若數(shù)據(jù)塊輸出完畢，返回主程序程序：注意：在主程序中需設(shè)置#MTD和R2單片機(jī)串行擴(kuò)展第六頁，共二十六頁，2022年，8月28日（2）歸一化輸入子程序UARTNI思考：流程圖SM0SM1SM2RENTB8RB8TIRI0001———0

方式字SCON：10H子程序UARTNI：MOVR0，#MTDMOVSCON，#10HSIN：CLRRIJNBRI，$MOVA，SBUFMOV@R0，AINCR0DJNZR2，SINRET（3）應(yīng)用界面（主程序）a.串行發(fā)送：MTDEQU數(shù)據(jù)塊首地址；如MTDEQU60HMOVR2，#N；發(fā)送字節(jié)數(shù)送R2LCALLUARTNO；調(diào)用歸一化；串行口發(fā)送子程序b.串行接受：與串行發(fā)送相同單片機(jī)串行擴(kuò)展第七頁，共二十六頁，2022年，8月28日2.用I/O口虛擬的串行輸入/輸出歸一化子程序流程圖

取數(shù)據(jù)到A寄存器A右移一位將ACC.0從VRXD引腳輸出設(shè)指向數(shù)據(jù)塊的指針從VTXD引腳輸出一個(gè)0，再輸出一個(gè)1數(shù)據(jù)塊輸出完畢？YES返回主程序數(shù)據(jù)塊指針加18位數(shù)據(jù)輸出完畢？YESNONO（1）歸一化輸出子程序單片機(jī)串行擴(kuò)展第八頁，共二十六頁，2022年，8月28日程序VUARTNO：MOVR0，#MTD；設(shè)指向數(shù)據(jù)塊的指針VSOUT：MOVR3，#8；設(shè)置位數(shù)為8MOVA，@R0；取一個(gè)數(shù)到ABITOUT：MOVC，ACC.0MOVVRXD，C；將數(shù)據(jù)的最低位送到輸出I/O引腳

CLRVTXDSETBVTXD；產(chǎn)生時(shí)鐘

RRA；A右移一位，下一位送入ACC.0DJNZR3，BITOUT；若沒有送夠8位，繼續(xù)輸送下一位

INCR0；指針指向下一個(gè)數(shù)據(jù)

DJNZR2，SOUT；若數(shù)據(jù)塊沒輸出完，繼續(xù)輸出

RET主程序需要設(shè)置：MTD、VRXD、VTXD、R2第九頁，共二十六頁，2022年，8月28日應(yīng)用界面

MTDEQU數(shù)據(jù)塊首地址；如MTDEQU60HVRXDEQU數(shù)據(jù)引腳；如VRXDEQUP1.0VTXDEQU時(shí)鐘引腳；如VTXDEQUP1.1MOVR2，#數(shù)據(jù)字節(jié)數(shù)；如MOVR2，#10LCALLVUARTNO；調(diào)用虛擬串行口歸一化子程序（2）歸一化輸入子程序VUARTNI：MOVR0，#MTDVSIN：MOVR3，#8BITIN：CLRVTXDSETBVTXDMOVC，VRXDRRCADJNZR3，BITINMOV@R0，AINCR0DJNZR2，VSINRETa.子程序b.應(yīng)用界面：與虛擬串行輸出歸一化子程序類似

單片機(jī)串行擴(kuò)展第十頁，共二十六頁，2022年，8月28日5）串行口擴(kuò)展應(yīng)用（1）輸出移位寄存器74HC16474HC164QAQBQCQDQEQFQGQHD7D6D5D4D3D2D1D0ABGNDCLRCLR(平)VCC串行輸入，并行輸出。按D0~D7的次序逐個(gè)輸入位。A、B：串行數(shù)據(jù)輸入端（2）多個(gè)74HC164輸出擴(kuò)展74HC164（1）QAQBQCQDQEQFQGQHD7D6D5D4D3D2D1D0ABGNDCLKCLR(平)VCC74HC164（2）QAQBQCQDQEQFQGQHD7D6D5D4D3D2D1D0ABGNDCLKCLR(平)VCC…80C51RXD/VRXDTXD/VTXDVCC單片機(jī)串行擴(kuò)展第十一頁，共二十六頁，2022年，8月28日由于數(shù)據(jù)位按照QH~QA的次序輸入74HC164，所以數(shù)據(jù)（8位）按照74HC164(n)~74HC164(1)的次序輸入，即第一個(gè)數(shù)據(jù)輸入到最后一個(gè)74HC164，第二個(gè)數(shù)據(jù)輸入到倒數(shù)第二個(gè)74HC164，…，最后一個(gè)數(shù)據(jù)輸入到第一個(gè)74HC164。假如用4個(gè)74HC164，數(shù)據(jù)塊首地址為片內(nèi)RAM60H串行口方式0（移位寄存器方式）擴(kuò)展：MTDEQU60HMOVR2，#4LCALLUARTNO虛擬串行口擴(kuò)展：設(shè)用P1.0輸出數(shù)據(jù)；P1.1輸出時(shí)鐘MTDEQU60HVRXDEQUP1.0VTXDEQUP1.1MOVR2,#4LCALLVUARTNO

單片機(jī)串行擴(kuò)展第十二頁，共二十六頁，2022年，8月28日（3）移位輸入寄存器74HC165及多個(gè)74HC165輸入擴(kuò)展74HC165（1）HGFEDCBAD0D1D2D3D4D5D6D7QHGNDCLRSH/LD(平)74HC165（2）HGFEDCBAD0D1D2D3D4D5D6D7QHGNDCLRSH/LD(平)VCC…80C51RXD/VRXDTXD/VTXDVCCSERVCCQHSLQH是串行數(shù)據(jù)輸出端，SER是級(jí)聯(lián)時(shí)的串行數(shù)據(jù)輸入端，A~H為并行數(shù)據(jù)輸入端，SH/LD（平）為預(yù)置控制端，低電平時(shí)，并行數(shù)據(jù)端D0~D7置入74HC165內(nèi)部寄存器，高電平時(shí)，可進(jìn)行串行移位操作單片機(jī)串行擴(kuò)展第十三頁，共二十六頁，2022年，8月28日a.用串行口工作方式0擴(kuò)展

MRDEQU40HSLEQUP1.0UARN：CLRSL；74HC165外部數(shù)據(jù)并行輸入內(nèi)部寄存器

SETBSL；74HC164移位操作，74HC165（n）的數(shù)據(jù)串行；輸入到74HC165（n-1）

MOVR2，#N；設(shè)置接收的字節(jié)數(shù)

LCALLUARTNI；調(diào)歸一化子程序b.虛擬方式（與串行口方式0類似，但要設(shè)VRXD和VTXD）：MRDEQU40HVRXDEQUP1.5VTXDEQUP1.4SLEQUP1.1WARN：CLRSLSETBSLMOVR2，#NLCALLVUARTNI

單片機(jī)串行擴(kuò)展第十四頁，共二十六頁，2022年，8月28日（4）通過并行輸出口擴(kuò)展LED顯示器74HC164（1）QAQBQCQDQEQFQGQHABGNDCLRCLR(平)VCC74HC164（2）QAQBQCQDQEQFQGQHABGNDCLRCLR(平)VCC…80C51RXD/VRXDTXD/VTXDVCCdpgfedcbaCOML8dpgfedcbaCOML7+5V…假設(shè)要顯示bUAA—

—

—

—

首先，求段碼：共陽極b的段碼：cdefg有效abdp無效

10000011B=83HU的段碼：bcdef有效，agdp無效

11000001B=C1HA的段碼：abcefg有效，ddp無效

10001000=88H

‘—’的段碼：abcdef有效，gdp無效

11000000=C0H單片機(jī)串行擴(kuò)展第十五頁，共二十六頁，2022年，8月28日其次，編寫指令MTDEQU30H；定義MTD=30HBUAA：MOVR1，#MTDMOV@R1，#C0HINCR1MOV@R1，#C0HINCR1MOV@R1，#C0HINCR1MOV@R1，#C0H；將4個(gè)‘—’段碼送入數(shù)據(jù)塊

INCR1MOV@R1，#88HINCR1MOV@R1，#88H；將2個(gè)‘A’段碼送入數(shù)據(jù)塊

INCR1MOV@R1，#C1H；將‘U’段碼送入數(shù)據(jù)塊

INCR1MOV@R1，#83H；將‘b’段碼送入數(shù)據(jù)塊

MOVR2，#8；設(shè)置輸出數(shù)據(jù)字節(jié)數(shù)

LCALLUARTNO；調(diào)歸一化子程序單片機(jī)串行擴(kuò)展第十六頁，共二十六頁，2022年，8月28日第二節(jié)I2C總線的串行擴(kuò)展技術(shù)1.I2C總線（InterIntegratedCircuitBUS）概述

80C51VSDAVSCLE2PROMSDASCLADC/DACSDASCLVDD其它I2C外圍接口SDASCLSDASCLI2C總線外圍擴(kuò)展示意圖1）二總線：數(shù)據(jù)線SDA，時(shí)鐘線SCL總線上掛接單片機(jī)、外圍器件（如I/O口，日歷時(shí)鐘，ADC，DAC，存儲(chǔ)器等）和外設(shè)接口（如鍵盤、顯示器、打印機(jī)等）。I2C總線接口電路均為漏極開路，所以總線上必須有上拉電阻單片機(jī)串行擴(kuò)展第十七頁，共二十六頁，2022年，8月28日2.典型I2C總線時(shí)序起始——傳送7個(gè)外圍器件或接口的地址位，以及1個(gè)讀寫控制位——對(duì)方應(yīng)答——傳送數(shù)據(jù)和應(yīng)答——終止

>4.7us>4.0usSDA/VSDASCL/VSCL1)起始

數(shù)據(jù)線SDA和SCL低電平，SDA轉(zhuǎn)高電平數(shù)據(jù)線SDA保持高電平至少4.7us當(dāng)數(shù)據(jù)線SDA變低電平之后，時(shí)鐘SCL繼續(xù)保持高電平4.0us2)終止

>4.7us>4.0usSDA/VSDASCL/VSCL時(shí)鐘線SCL和數(shù)據(jù)線SDA低電平，SCL轉(zhuǎn)高電平SCL保持高電平至少4.0us之后，數(shù)據(jù)線SDA由低電平變?yōu)楦唠娖絊DA保持高電平至少4.7us之后，轉(zhuǎn)低電平。單片機(jī)串行擴(kuò)展第十八頁，共二十六頁，2022年，8月28日3)應(yīng)答單片機(jī)每發(fā)送完一個(gè)字節(jié)數(shù)據(jù)（8位），對(duì)方會(huì)從SDA/VSDA發(fā)送一個(gè)應(yīng)答位，低電平為有效應(yīng)答信號(hào)。4)數(shù)據(jù)傳輸按照從高位到低位的傳輸次序（與80C51串行口擴(kuò)展方式相反）

>4.0us輸出0SDA/VSDASCL/VSCLa.輸出0SDA/VSDA變低電平SCL/VSCL變高電平，并保持4.0us以上時(shí)間，SCL/VSCL變低電平SDA/VSDA變高電平b.輸出1：與輸出0同理可得>4.0us輸出1SDA/VSDASCL/VSCL單片機(jī)串行擴(kuò)展第十九頁，共二十六頁，2022年，8月28日5)I2C總線上一次完整的數(shù)據(jù)傳送過程

3.I2C總線模擬子程序設(shè)單片機(jī)時(shí)鐘頻率為6MHz，則一個(gè)機(jī)器周期的時(shí)間為12/6*106=2（us）

1)啟動(dòng)子程序VSDA變高電平VSCL變高電平延時(shí)(使VSDA保持高電平>4.7us)VSDA變低電平延時(shí)(使VSCL繼續(xù)保持高電平>4us)VSCL變低電平返回主程序>4.7us>4.0usSDA/VSDASCL/VSCL流程圖單片機(jī)串行擴(kuò)展第二十頁，共二十六頁，2022年，8月28日子程序STA：SETBVSDA；VSDA高電平

SETBVSCL；VSCL高電平

NOPNOP；延時(shí)，查教材得，NOP的執(zhí)行需要1個(gè)機(jī)器周期，；因此兩條NOP指令共需2個(gè)機(jī)器周期，耗時(shí)2*2us=4usCLRVSDA；VSDA變低電平

NOPNOP；延時(shí)>4usCLRVSCL；VSCL變低電平

RET單片機(jī)串行擴(kuò)展第二十一頁，共二十六頁，2022年，8月28日2)終止子程序

>4.7us>4.0usSDA/VSDASCL/VSCL流程圖（與啟動(dòng)類似，略）子程序：STOP：CLRVSDASETBVSCLNOPNOPSETBVSDANOPNOPCLRVSDACLRVSCLRET

單片機(jī)串行擴(kuò)展第二十二頁，共二十六頁，2022年，8月28日3)應(yīng)答位檢查子程序CACK有效的應(yīng)答標(biāo)志：0SDA/VSDASCL/VSCL應(yīng)答查詢VSDAVSDA為0？YES設(shè)置標(biāo)志位F0NO標(biāo)志位F0清零VSDA置1VSCL變高電平VSCL變低電平返回主程序流程圖

子程序CACK：SETBVSDASETBVSCLCLRF0MOVC，VSDAJNCCEND；查詢數(shù)據(jù)信號(hào)是否；為0，若為0，說明；有；正常應(yīng)答信號(hào)；，標(biāo)志位F0=0SETBF0；若無正常應(yīng)答信號(hào)；，標(biāo)志位F0=1CEND：CLRVSCLRET

單片機(jī)串行擴(kuò)展第二十三頁，共二十六頁，2022年，8月28日4)發(fā)送一個(gè)字節(jié)數(shù)據(jù)子程序WRBYT一個(gè)字節(jié)8位，從高位到低位依次發(fā)送設(shè)數(shù)據(jù)已存放于A中

VSDA清零C為1？YESVSCL清零NOVSDA置1位數(shù)8送R2A帶進(jìn)位位左移一位（ACC.7→C）VSCL置1返回主程序延時(shí)>4us已輸出8位?VSCL清零NOYES流程圖

子程序WRBYT：MOVR2，#08HMOVA，DA;DA為數(shù)