《計(jì)算機(jī)維修技術(shù)第3版》第05章內(nèi)存系統(tǒng)結(jié)構(gòu)與故障維修2013課件

計(jì)算機(jī)維修技術(shù)第3版

第5章內(nèi)存系統(tǒng)結(jié)構(gòu)與故障維修

易建勛編著

2013年8月本課件隨教材免費(fèi)贈(zèng)送給讀者，讀者可自由播放、復(fù)制、分發(fā)本課件，也可對(duì)課件內(nèi)容進(jìn)行修改。課件中部分圖片來(lái)自因特網(wǎng)公開的技術(shù)資料，這些圖片的版權(quán)屬于原作者。感謝在因特網(wǎng)上提供技術(shù)資料的企業(yè)和個(gè)人。本課件不得用于任何商業(yè)用途。課件版權(quán)屬于作者和清華大學(xué)出版社，其他任何單位和個(gè)人都不得對(duì)本課件進(jìn)行銷售或修改后銷售。作者：易建勛2013年8月

作者聲明第5章內(nèi)存系統(tǒng)結(jié)構(gòu)與故障維修5.1存儲(chǔ)器類型與組成5.1.1存儲(chǔ)器的基本類型5.1.2內(nèi)存條的組成形式5.1.3存儲(chǔ)單元工作原理5.1.4內(nèi)存芯片陣列結(jié)構(gòu)5.1.5內(nèi)存的讀寫與刷新5.2內(nèi)存條的基本結(jié)構(gòu)5.2.1內(nèi)存條的容量5.2.2Unb-DIMM內(nèi)存條基本結(jié)構(gòu)5.2.3SO-DIMM內(nèi)存條基本結(jié)構(gòu)5.2.4Reg-DIMM內(nèi)存條基本結(jié)構(gòu)5.3內(nèi)存主要技術(shù)性能5.3.1內(nèi)存條接口形式與信號(hào)5.3.2內(nèi)存主要技術(shù)參數(shù)5.3.3DDR3內(nèi)存設(shè)計(jì)技術(shù)5.3.4雙通道內(nèi)存技術(shù)5.4內(nèi)存故障分析與處理5.4.1內(nèi)存數(shù)據(jù)出錯(cuò)校驗(yàn)5.4.2內(nèi)存條信號(hào)測(cè)試點(diǎn)5.4.3內(nèi)存常見故障分析5.4.4內(nèi)存故障維修案例5.1.1存儲(chǔ)器的基本類型1．存儲(chǔ)器的分類

DRAM：DRR3/DDR4

內(nèi)存SRAM：CPU內(nèi)部Cache

存儲(chǔ)器 半導(dǎo)體：閃存（SSD/U盤）外存磁介質(zhì)：HDD

光介質(zhì)：CD-RAM/DVD/BD主講：易建勛第6頁(yè)共70頁(yè)5.1.1存儲(chǔ)器的基本類型2．存儲(chǔ)器的材料內(nèi)存內(nèi)存材料：半導(dǎo)體芯片；內(nèi)存類型：DRAM，SRAM；內(nèi)存特性：可以進(jìn)行隨機(jī)讀寫操作；斷電后會(huì)丟失其中的數(shù)據(jù)。外存性能要求：容量大，價(jià)格便宜，斷電后數(shù)據(jù)不丟失。內(nèi)存類型：半導(dǎo)體：電子硬盤，U盤，存儲(chǔ)卡等；磁介質(zhì)：硬盤；光介質(zhì)：CD-ROM，DVD-ROM，BD-ROM等。【補(bǔ)充】存儲(chǔ)器的層次結(jié)構(gòu)5.1.1存儲(chǔ)器的基本類型3．JEDEC內(nèi)存技術(shù)標(biāo)準(zhǔn)內(nèi)存技術(shù)標(biāo)準(zhǔn)由JEDEC（聯(lián)合電子設(shè)備工程委員會(huì)）制定。JEDEC內(nèi)存技術(shù)標(biāo)準(zhǔn)（1）電氣參數(shù)：內(nèi)存芯片的時(shí)鐘長(zhǎng)度、發(fā)送、載入、終止等信號(hào)的電氣參數(shù)；內(nèi)存芯片的類型、工作頻率、傳輸帶寬等。（2）機(jī)械參數(shù)：線路最大和最小長(zhǎng)度；線路寬度和線路之間的間距；印制電路板的層數(shù)等。（3）電磁兼容：對(duì)內(nèi)存抑制電磁干擾提出了要求。5.1.1存儲(chǔ)器的基本類型4．內(nèi)存技術(shù)的市場(chǎng)發(fā)展內(nèi)存以DRAM芯片應(yīng)用最為廣泛。5.1.1存儲(chǔ)器的基本類型內(nèi)存的發(fā)展過(guò)程5.1.2內(nèi)存條的組成形式1．內(nèi)存條的組成形式內(nèi)存條組成：DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器）芯片；SPD（內(nèi)存序列檢測(cè)）芯片；PCB（印制電路板）；貼片電阻、貼片電容、金手指、散熱片等。內(nèi)存條的區(qū)別不同技術(shù)標(biāo)準(zhǔn)的內(nèi)存條，它們?cè)谕庥^上并沒有太大區(qū)別，但是它們的工作電壓不同，引腳數(shù)量不同，定位卡口位置不同，互相不能兼容。5.1.2內(nèi)存條的組成形式內(nèi)存條組成形式定位卡口金手指PCB內(nèi)存芯片電阻電容SPD5.1.2內(nèi)存條的組成形式【補(bǔ)充】安裝在主板上的內(nèi)存條5.1.2內(nèi)存條的組成形式【補(bǔ)充】?jī)?nèi)存條安裝方式①拉開固定卡②對(duì)準(zhǔn)卡口③插入內(nèi)存條5.1.2內(nèi)存條的組成形式2．SPD芯片的基本功能SPD芯片結(jié)構(gòu)采用8引腳EEPROM芯片，TSOP封裝，容量256字節(jié)，工作頻率100kHz，型號(hào)多為：24LC01B、24C02A、24WC02J等。SPD記錄內(nèi)容內(nèi)存條類型，工作頻率，芯片容量，工作電壓，操作時(shí)序（如CL、tRCD、tRP、tRAS等），等其他參數(shù)。SPD主要功能協(xié)助內(nèi)存控制器調(diào)整內(nèi)存參數(shù)，使內(nèi)存達(dá)到最佳性能。開機(jī)時(shí)，BIOS讀取SPD中的內(nèi)存參數(shù)，內(nèi)存控制器根據(jù)SPD參數(shù)自動(dòng)配置相應(yīng)的內(nèi)存時(shí)序。用戶也可以手工調(diào)整部分內(nèi)存控制參數(shù)。5.1.2內(nèi)存條的組成形式【補(bǔ)充】?jī)?nèi)存時(shí)鐘頻率獲取5.1.3存儲(chǔ)單元工作原理1．內(nèi)存條基本結(jié)構(gòu)內(nèi)存條上一般有4/8/16個(gè)內(nèi)存芯片；每個(gè)內(nèi)存芯片內(nèi)部有2/4/8/16個(gè)邏輯存儲(chǔ)陣列組（Bank）；每個(gè)邏輯存儲(chǔ)陣列組有幾千萬(wàn)個(gè)存儲(chǔ)單元（Cell）；這些存儲(chǔ)單元的組合體稱為“存儲(chǔ)陣列”。5.1.3存儲(chǔ)單元工作原理內(nèi)存條基本結(jié)構(gòu)5.1.3存儲(chǔ)單元工作原理2．DRAM存儲(chǔ)單元（Cell）工作原理（1）DRAM存儲(chǔ)單元電路結(jié)構(gòu)。1個(gè)存儲(chǔ)單元由1個(gè)晶體管和1個(gè)電容組成。優(yōu)點(diǎn)：電路結(jié)構(gòu)簡(jiǎn)單，集成度高，容量大；缺點(diǎn)：速度慢。5.1.3存儲(chǔ)單元工作原理（3）電容的功能電容C的功能是保存數(shù)據(jù)。電容中有電荷時(shí)，存儲(chǔ)器為邏輯“1”；電容中沒有電荷時(shí)，存儲(chǔ)器為邏輯“0”。（4）數(shù)據(jù)讀寫當(dāng)WL=1時(shí)，晶體管M處于接通（ON）狀態(tài)，允許在數(shù)據(jù)線D進(jìn)行讀或?qū)懖僮鳌Ｗx是一種放電操作；寫是一種充電操作。（5）數(shù)據(jù)保持當(dāng)WL=0時(shí)，晶體管M處于斷開（OFF）狀態(tài)，數(shù)據(jù)線D不允許寫入或讀出，存儲(chǔ)單元保持原來(lái)狀態(tài)。5.1.3存儲(chǔ)單元工作原理（6）存儲(chǔ)單元的刷新存儲(chǔ)單元中，電容C失去電荷的速度非?？臁?dòng)態(tài)刷新是周期性的對(duì)存儲(chǔ)單元進(jìn)行讀出、放大、回寫操作。斷電時(shí)，刷新電路不能工作，存儲(chǔ)單元中的數(shù)據(jù)全部丟失。DDR內(nèi)存的規(guī)定刷新周期為64ms。5.1.3存儲(chǔ)單元工作原理【補(bǔ)充】DRAM芯片存儲(chǔ)陣列DRAM內(nèi)存芯片制程工藝達(dá)到了22nm線寬（2012年）。5.1.3存儲(chǔ)單元工作原理3．SRAM存儲(chǔ)單元（Cell）工作原理SRAM工作原理當(dāng)開關(guān)C接通時(shí)，相當(dāng)于邏輯“1”狀態(tài)；當(dāng)開關(guān)C關(guān)閉時(shí)，相當(dāng)于邏輯“0”狀態(tài)。SRAM不需要刷新電路。SRAM存儲(chǔ)單元組成一個(gè)SRAM存儲(chǔ)單元由6個(gè)晶體管組成;存儲(chǔ)一個(gè)字節(jié)需要8個(gè)存儲(chǔ)單元；也就是說(shuō)保存一個(gè)字節(jié)的數(shù)據(jù)需要48個(gè)晶體管。5.1.3存儲(chǔ)單元工作原理SRAM存儲(chǔ)單元結(jié)構(gòu)5.1.3存儲(chǔ)單元工作原理SRAM芯片半導(dǎo)體電路（放大）5.1.3存儲(chǔ)單元工作原理【補(bǔ)充】SRAM不需要周期性刷新；因此SRAM功率消耗比DRAM低；CPU內(nèi)部的Cache采用SRAM作為存儲(chǔ)單元；DRAM與SRAM的性能差別在縮小。SRAM是對(duì)晶體管鎖存器進(jìn)行讀寫；DRAM是對(duì)存儲(chǔ)器電容進(jìn)行讀寫。SDRAM屬于DRAM，它不是SRAM。5.1.4內(nèi)存芯片陣列結(jié)構(gòu)1．邏輯存儲(chǔ)陣列組（Bank）內(nèi)存芯片結(jié)構(gòu)：采用“存儲(chǔ)陣列”（Bank）結(jié)構(gòu)。存儲(chǔ)陣列尋址：先指定存儲(chǔ)塊（Bank）；再指定行號(hào)和列號(hào)，就可以準(zhǔn)確找到存儲(chǔ)單元。5.1.4內(nèi)存芯片陣列結(jié)構(gòu)Bank的大小由于技術(shù)和成本等原因，不能做一個(gè)全內(nèi)存容量的Bank；單一的Bank將會(huì)造成嚴(yán)重的尋址沖突。DDR1內(nèi)存芯片中的Bank為2或4個(gè)；DDR2內(nèi)存芯片中的Bank為4或8個(gè)；DDR3中Bank為8或16個(gè)。5.1.4內(nèi)存芯片陣列結(jié)構(gòu)2．物理存儲(chǔ)陣列組（Rank）內(nèi)存總線位寬CPU內(nèi)部寄存器和前端總線為64位；如果內(nèi)存系統(tǒng)一次傳輸64位數(shù)據(jù)，CPU就不需要等待；內(nèi)存控制器（北橋或CPU內(nèi)）位寬為64位。計(jì)算機(jī)最大內(nèi)存北橋芯片內(nèi)部帶有內(nèi)存控制器，因此內(nèi)存的一些重要參數(shù)也由芯片組決定。如主板的最大內(nèi)容容量，單條內(nèi)存容量等。32位系統(tǒng)的最大物理尋址能力支持到4GB內(nèi)存。64位CPU可以使用大內(nèi)存，但是需要主板和操作系統(tǒng)的支持。部分64位CPU集成了內(nèi)存控制器，因此支持最大內(nèi)存容量也就由CPU、主板和操作系統(tǒng)來(lái)決定。5.1.4內(nèi)存芯片陣列結(jié)構(gòu)物理陣列（Rank）64位位寬的一組內(nèi)存芯片存儲(chǔ)單元稱為1個(gè)Rank。內(nèi)存芯片的位寬較小，需要用多個(gè)芯片構(gòu)成一個(gè)內(nèi)存條。1個(gè)Rank1個(gè)Bank5.4.2內(nèi)存條信號(hào)測(cè)試點(diǎn)內(nèi)存【補(bǔ)充】?jī)?nèi)存總線布線5.1.5內(nèi)存的讀寫與刷新1．內(nèi)存數(shù)據(jù)的讀取過(guò)程首先進(jìn)行列地址選定（CAS）；準(zhǔn)備數(shù)據(jù)I/O通道，將數(shù)據(jù)輸出到內(nèi)存總線上。從CAS與讀命令發(fā)出，到第一次數(shù)據(jù)輸出的時(shí)間定義為CL（列地址選通潛伏期）。存儲(chǔ)單元的電容很小，讀取的信號(hào)要經(jīng)過(guò)放大才能識(shí)別。一個(gè)Bank對(duì)應(yīng)一個(gè)讀出放大器（S-AMP）通道。WE#有效時(shí)為寫入命令；WE#無(wú)效時(shí)就是讀取命令。讀操作形式有：順序讀，隨機(jī)讀，突發(fā)讀，讀-寫，讀-預(yù)充電，讀-狀態(tài)中止等。5.1.5內(nèi)存的讀寫與刷新讀操作DRAM的讀操作是一個(gè)放電過(guò)程；狀態(tài)為“1”的電容在讀操作后，會(huì)因?yàn)榉烹姸優(yōu)檫壿嫛?”；為了保證數(shù)據(jù)的可靠性，需要對(duì)存儲(chǔ)單元原有數(shù)據(jù)進(jìn)行重寫；重寫任務(wù)由讀出放大器（S-AMP）完成。讀操作時(shí)，讀出放大器會(huì)保持?jǐn)?shù)據(jù)的邏輯狀態(tài)，再次讀取同一數(shù)據(jù)時(shí)，它直接發(fā)送，不用再進(jìn)行新的尋址。5.1.5內(nèi)存的讀寫與刷新2．內(nèi)存數(shù)據(jù)的寫入過(guò)程DRAM寫操作是一個(gè)充電過(guò)程。寫操作與讀過(guò)程基本相同；只是在列尋址時(shí)，WE#為有效狀態(tài)；行尋址與列尋址的時(shí)序與讀操作一樣。寫操作的形式有：寫-寫、隨機(jī)寫、突發(fā)寫、寫到讀、寫到預(yù)充電、寫固定長(zhǎng)度或全頁(yè)等。5.1.5內(nèi)存的讀寫與刷新3．內(nèi)存系統(tǒng)的刷新過(guò)程存儲(chǔ)單元中，電容的電荷會(huì)慢慢泄漏；DDR2內(nèi)存的充電時(shí)間為60ns左右；DDR3內(nèi)存的充電時(shí)間為36ns左右。充電過(guò)程中，存儲(chǔ)單元不能被訪問(wèn)。定時(shí)對(duì)存儲(chǔ)單元進(jìn)行充電稱為“動(dòng)態(tài)刷新”；在技術(shù)上實(shí)現(xiàn)存儲(chǔ)單元的動(dòng)態(tài)刷新并不困難。目前公認(rèn)的標(biāo)準(zhǔn)刷新時(shí)間間隔是64ms。5.2內(nèi)存條的基本結(jié)構(gòu)5.2.1內(nèi)存條的容量1．內(nèi)存芯片技術(shù)規(guī)格內(nèi)存芯片容量采用“M×W”的形式表示，M表示1個(gè)數(shù)據(jù)I/O接口的最大存儲(chǔ)容量，單位bit；W表示內(nèi)存芯片輸入/輸出位寬?！纠?-3】：64Mbit×8，表示內(nèi)存芯片在1個(gè)I/O接口的存儲(chǔ)容量為64Mbit，內(nèi)存芯片有8個(gè)這樣的數(shù)據(jù)I/O接口，1個(gè)內(nèi)存芯片總存儲(chǔ)容量為64Mbit×8=512Mbit。如果采用8個(gè)這樣的內(nèi)存芯片，則可以構(gòu)成一個(gè)512MB的內(nèi)存條（1個(gè)Rank）；如果采用16個(gè)這樣的內(nèi)存芯片，則可以構(gòu)成一個(gè)1GB的內(nèi)存條（2個(gè)Rank）。5.2.1內(nèi)存條的容量3．內(nèi)存芯片與內(nèi)存條Rank的關(guān)系內(nèi)存芯片數(shù)據(jù)I/O位寬有：4/8/16/32bit等類型。組成一個(gè)Rank（64bit）就需要多個(gè)內(nèi)存芯片并聯(lián)工作。【例5-4】：內(nèi)存條的不同組成形式。采用16bit的I/O位寬芯片時(shí)，需要4顆（16bit×4顆=64bit）芯片；8bit的I/O位寬芯片，需要8顆（8bit×8顆=64bit）；4bit的I/O位寬芯片，需要16顆（4bit×16顆=64bit）。5.2.1內(nèi)存條的容量4．內(nèi)存條的類型內(nèi)存條類型DDR3DDR2DDRSDRAMUnb-DIMM240腳，無(wú)ECC240腳，無(wú)ECC184腳，無(wú)ECC168腳，無(wú)ECCSO-DIMM204腳，無(wú)ECC200腳，無(wú)ECC200腳，無(wú)ECC144腳，無(wú)ECCReg-DIMM240腳，有ECC240腳，有ECC184腳，有ECC168腳，有ECCMicro-DIMM—214腳，無(wú)ECC172腳，無(wú)ECC144腳，無(wú)ECCMini-DIMM—244腳，有ECC——注：ECC=錯(cuò)誤校驗(yàn)5.2.1內(nèi)存條的容量Unb-DIMM（無(wú)緩沖雙列直插式內(nèi)存模組）臺(tái)式計(jì)算機(jī)使用最多，簡(jiǎn)稱DIMM；分為有ECC和無(wú)ECC兩種，市場(chǎng)上絕大部分是無(wú)ECC型。SO-DIMM（小外型內(nèi)存模組）筆記本計(jì)算機(jī)使用的DIMM；市場(chǎng)上絕大部分是無(wú)ECC型。Reg-DIMM（寄存器內(nèi)存模組）用于PC服務(wù)器；市場(chǎng)上幾乎都是ECC型。5.2.2Unb-DIMM內(nèi)存條基本結(jié)構(gòu)1．Unb-DIMM內(nèi)存條設(shè)計(jì)方案Unb-DIMM內(nèi)存條主要用于臺(tái)式計(jì)算機(jī)；主板中內(nèi)存總線位寬是固定的（64位）；主板對(duì)內(nèi)存條的容量和數(shù)量都有限制。5.2.2Unb-DIMM內(nèi)存條基本結(jié)構(gòu)內(nèi)存條容量計(jì)算公式：內(nèi)存條容量（MB）＝Bank容量（Mbit）×芯片I/O位寬（bit）×內(nèi)存芯片個(gè)數(shù)÷8bit由上式可見：Bank容量和芯片I/O位寬由芯片廠商提供；采用不同位寬的芯片，可以設(shè)計(jì)不同容量的內(nèi)存條；內(nèi)存條有不同容量和不同芯片的設(shè)計(jì)方案。

5.2.2Unb-DIMM內(nèi)存條基本結(jié)構(gòu)【例5-5】：采用不同位寬的內(nèi)存芯片，設(shè)計(jì)一個(gè)內(nèi)存總線位寬為64bit，容量為1GB的內(nèi)存條。（1）方案1：采用128Mbit×4的內(nèi)存芯片，需要16個(gè)內(nèi)存芯片。優(yōu)點(diǎn)：采用低容量?jī)?nèi)存芯片，實(shí)現(xiàn)高容量?jī)?nèi)存條設(shè)計(jì)；缺點(diǎn)：工藝復(fù)雜。（2）方案2：采用128Mbit×8的內(nèi)存芯片，需要8個(gè)內(nèi)存芯片。應(yīng)用：廣泛用于臺(tái)式計(jì)算機(jī)內(nèi)存條設(shè)計(jì)。（3）方案3：采用128Mbit×16的內(nèi)存芯片，需要4個(gè)內(nèi)存芯片。優(yōu)點(diǎn)：利用高容量?jī)?nèi)存芯片實(shí)現(xiàn)少芯片的內(nèi)存條設(shè)計(jì)。缺點(diǎn)：要求采用高密度內(nèi)存芯片；應(yīng)用：廣泛用于筆記本計(jì)算機(jī)。5.2.2Unb-DIMM內(nèi)存條基本結(jié)構(gòu)2．Unb-DIMM內(nèi)存條電路結(jié)構(gòu)內(nèi)存條的電路結(jié)構(gòu)差別不大；64位DDR31GB內(nèi)存條電路結(jié)構(gòu)。5.2.3SO-DIMM內(nèi)存條基本結(jié)構(gòu)SO-DIMM內(nèi)存條主要用于筆記本計(jì)算機(jī)。SO-DIMM內(nèi)存條在電氣參數(shù)和性能上，與Unb-DIMM和Reg-DIMM內(nèi)存條相同。SO-DIMM內(nèi)存條機(jī)械尺寸更短。64位DDR3SO-DIMM內(nèi)存條尺寸5.2.3SO-DIMM內(nèi)存條基本結(jié)構(gòu)8GBDDR3-1600SO-DIMM內(nèi)存條5.2.3SO-DIMM內(nèi)存條基本結(jié)構(gòu)64位DDR3SO-DIMM512MB內(nèi)存條電路結(jié)構(gòu)5.2.4Reg-DIMM內(nèi)存條基本結(jié)構(gòu)Reg-DIMM內(nèi)存條增加的器件Registered（寄存器）：穩(wěn)定信號(hào)，隔離外部干擾。PLL（鎖相環(huán)）：減少內(nèi)存時(shí)延，保證數(shù)據(jù)同步。ECC（錯(cuò)誤校驗(yàn)）：保證數(shù)據(jù)安全。在DDR1/2/3內(nèi)存條中，這3個(gè)器件都相同。72位DDRReg-DIMM內(nèi)存條5.2.4Reg-DIMM內(nèi)存條基本結(jié)構(gòu)內(nèi)存條數(shù)量增加導(dǎo)致的問(wèn)題服務(wù)器內(nèi)存數(shù)量的增加，會(huì)導(dǎo)致以下問(wèn)題：內(nèi)存芯片到CPU之間的線路長(zhǎng)度產(chǎn)生較大差別；容易導(dǎo)致信號(hào)時(shí)序產(chǎn)生錯(cuò)位；使命令與尋址信號(hào)的穩(wěn)定性受到嚴(yán)峻考驗(yàn)；內(nèi)存控制器的信號(hào)驅(qū)動(dòng)能力也會(huì)不堪重負(fù)。解決方案：服務(wù)器內(nèi)存條上增加了寄存器芯片；內(nèi)存控制信號(hào)僅僅針對(duì)寄存器芯片通信，不用對(duì)內(nèi)存條上每個(gè)內(nèi)存芯片輸出信號(hào)；這降低了內(nèi)存控制器的負(fù)載；寄存器的作用是穩(wěn)定命令和地址信號(hào)，隔離外部干擾。5.2.4Reg-DIMM內(nèi)存條基本結(jié)構(gòu)Reg-DIMM（寄存器型內(nèi)存模組）DDR芯片ECC芯片Reg芯片SPD芯片5.2.4Reg-DIMM內(nèi)存條基本結(jié)構(gòu)Reg-DIMM內(nèi)存條5.3內(nèi)存主要技術(shù)性能5.3.1內(nèi)存條接口形式與信號(hào)1．DDRSDRAM（雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）內(nèi)存DDR內(nèi)存采用的技術(shù)一般將DDRSDRAM內(nèi)存統(tǒng)稱為DDR內(nèi)存。采用了延時(shí)鎖相環(huán)（DLL）技術(shù)；在時(shí)鐘脈沖的上升沿和下降沿都可以傳輸數(shù)據(jù)；采用同步電路，使指定地址、數(shù)據(jù)傳輸?shù)炔襟E既能獨(dú)立執(zhí)行，又與CPU保持完全同步。不同類型的DDR內(nèi)存在結(jié)構(gòu)沒有太大區(qū)別；主要區(qū)別在一些技術(shù)參數(shù)和內(nèi)存性能上。5.3.1內(nèi)存條接口形式與信號(hào)DDR內(nèi)存技術(shù)參數(shù)技術(shù)指標(biāo)技

術(shù)

參

數(shù)內(nèi)存類型DDR3DDR2DDRJEDEC標(biāo)準(zhǔn)PC3-6400/8500/10600/12800PC2-3200/43003/53007PC-1600/2100/2700內(nèi)存標(biāo)注DDR3-800/1066/1333/1600DDR2-400/533/667/800DDR-200/266/333/400內(nèi)存時(shí)鐘頻率（MHz）100/133/166/200100/133/166/200100/133/166/200數(shù)據(jù)傳輸頻率（MHz）800/1000/1333/1600400/533/667/800200/266/333/400總線位寬（bit）646464總線帶寬（GB/s）6.4/8.0/10.7/12.83.2/4.3/5.3/6.41.6/2.1/2.7/3.2內(nèi)存插座類型240腳DIMM240腳DIMM184腳DIMM工作電壓（V）1.5±0.0751.8±0.12.5±0.1芯片封裝78/82/96球點(diǎn)FBGA60/84球點(diǎn)BGATSOP/TSOPIIBank數(shù)（個(gè)）8/164/82/4芯片I/O位寬（bit）×4/×8/×16×4/×8/×16×4/×8/×16/×32單芯片最大容量512Mbit～8Gbit256Mbit～4Gbit64Mbit～1GbitCAS周期CL=7/8/9/10CL=3/4/5CL=1.5/2/2.5/3突發(fā)長(zhǎng)度（bit）BL=8/4BL=4/8BL=2/4/8預(yù)取長(zhǎng)度（bit）842時(shí)鐘輸入差分時(shí)鐘差分時(shí)鐘差分時(shí)鐘PCB層數(shù)86/865.3.1內(nèi)存條接口形式與信號(hào)2．不同DDR內(nèi)存的區(qū)別不同規(guī)格的DDR內(nèi)存，定位卡口位置會(huì)有不同，這樣防止了用戶的錯(cuò)誤安裝。5.3.1內(nèi)存條接口形式與信號(hào)3．DDR3內(nèi)存條主要信號(hào)引腳數(shù)據(jù)總線（DQ0–DQ63）：64地址總線（A0–A13）：14Bank地址選擇（BA0–BA2）：3Rank地址選擇（S0#–S1#）：2行地址選通（RAS）；1列地址選通（CAS）：1寫允許（WE#）；1數(shù)據(jù)掩碼（DM0–DM7）：8電源（VDD）：24地線（VSS）：59時(shí)鐘：4共計(jì)240根信號(hào)線。5.3.2內(nèi)存主要技術(shù)參數(shù)1．內(nèi)存的內(nèi)部時(shí)鐘頻率和外部時(shí)鐘頻率內(nèi)存頻率指標(biāo)核心頻率：內(nèi)存內(nèi)部存儲(chǔ)單元（Cell）的工作頻率；I/O頻率：內(nèi)存輸入/輸出（I/O）緩存的傳輸頻率；數(shù)據(jù)傳輸頻率：內(nèi)存在總線上的數(shù)據(jù)傳輸速率。5.3.2內(nèi)存主要技術(shù)參數(shù)DDR3內(nèi)存數(shù)據(jù)傳輸DDR內(nèi)存在時(shí)鐘脈沖的上升和下降沿都可以傳輸數(shù)據(jù)；DDR3核心時(shí)鐘頻率在200MHz以上；DDR3的I/O傳輸頻率為400MHz以上；因此DDR3的數(shù)據(jù)傳輸頻率達(dá)到了800MHz以上。5.3.2內(nèi)存主要技術(shù)參數(shù)內(nèi)存帶寬計(jì)算：內(nèi)存帶寬(B/s)=內(nèi)存?zhèn)鬏旑l率(Hz)×內(nèi)存總線位數(shù)(bit)/8例：計(jì)算DDR31600內(nèi)存條的帶寬。1600是指內(nèi)存數(shù)據(jù)傳輸頻率，內(nèi)存總線位寬為64bit；內(nèi)存帶寬=1600MHz×64bit/8=12800MB/s=12.5GB/s5.3.2內(nèi)存主要技術(shù)參數(shù)內(nèi)存條技術(shù)規(guī)格技術(shù)指標(biāo)技

術(shù)

參

數(shù)內(nèi)存類型DDR3-1600DDR3-1333DDR3-1066DDR3-800DDR2-400DDR-200核心頻率(MHz)400333266200100100I/O頻率(MHz)800666533400200100傳輸頻率(MHz)160013331066800400200總線位寬(bit)646464646464最高帶寬(MB/s)1280010664852864003200800插座類型DIMMDIMMDIMMDIMMDIMMDIMM信號(hào)引腳（個(gè)）240240240240240184長(zhǎng)×高（mm）133×30133×30133×30133×30133×30133×30適應(yīng)CPUCorei系列Corei系列Corei系列Corei系列Core2Pentium4工作電壓（V）1.51.51.51.51.82.5市場(chǎng)應(yīng)用高端主流主流主流淘汰淘汰5.3.2內(nèi)存主要技術(shù)參數(shù)【補(bǔ)充】實(shí)際捕獲的DDR2數(shù)據(jù)傳輸信號(hào)注：DQ=數(shù)據(jù)；DQS=數(shù)據(jù)選取脈沖5.3.2內(nèi)存主要技術(shù)參數(shù)2．DDR內(nèi)存的主要技術(shù)參數(shù)內(nèi)存數(shù)據(jù)讀寫延遲用“CL-tRCD-tRP”參數(shù)形式表示。例：某個(gè)DDR2-533的內(nèi)存延遲參數(shù)為“4-4-4”；低1個(gè)數(shù)字=CL（列地址選擇潛伏周期）=4；第2個(gè)數(shù)字=tRCD（RAS相對(duì)CAS的延遲）=4；第3個(gè)數(shù)字=tRP（行預(yù)充電有效周期）=4。以上延遲參數(shù)以tCK（內(nèi)存時(shí)鐘周期）為單位；它們的延遲時(shí)間為：延遲周期數(shù)×tCK的時(shí)間假設(shè)tCK=5ns時(shí)，“4-4-4”的延遲時(shí)間為：20-20-20（ns）。5.3.2內(nèi)存主要技術(shù)參數(shù)內(nèi)存信號(hào)延遲技術(shù)參數(shù)tCK（時(shí)鐘周期）：決定內(nèi)存工作頻率。CL（列地址選通潛伏期）：決定列尋址到數(shù)據(jù)被讀取所花費(fèi)的時(shí)間。tRCD（從行地址轉(zhuǎn)換到列地址的延遲）：決定行尋址有效至讀/寫命令列尋址之間的時(shí)間。

tRP（行預(yù)充電有效周期）：決定在同一Bank中不同工作行轉(zhuǎn)換的時(shí)間。5.3.2內(nèi)存主要技術(shù)參數(shù)【補(bǔ)充】DDR3內(nèi)存信號(hào)延遲參數(shù)5.3.2內(nèi)存主要技術(shù)參數(shù)【補(bǔ)充】BIOS中CL-tRCD-tRP

參數(shù)調(diào)整5.3.2內(nèi)存主要技術(shù)參數(shù)【補(bǔ)充】BIOS中內(nèi)存參數(shù)調(diào)整5.3.3DDR3內(nèi)存設(shè)計(jì)技術(shù)1．DDR3內(nèi)存性能的提高DDR3內(nèi)存工作電壓從DDR2的1.8V降至1.5V，降低了功耗；DDR3新增了一些功能，在引腳方面有所增加。DDR3的延遲值高于DDR2。2．DDR3內(nèi)存的技術(shù)改進(jìn)（1）預(yù)取位數(shù)：DDR2是4bit，DDR3提高到8bit。（2）尋址時(shí)序：DDR2的CL在2～5，DDR3在5～11。（3）突發(fā)長(zhǎng)度。DDR3的突發(fā)長(zhǎng)度BL=8。5.3.4雙通道內(nèi)存技術(shù)多通道內(nèi)存主要是依靠?jī)?nèi)存控制器技術(shù)，與內(nèi)存本身無(wú)關(guān)。多通道技術(shù)：內(nèi)存控制器在多個(gè)不同數(shù)據(jù)通道上分別尋址、讀寫數(shù)據(jù)。部分CPU內(nèi)部集成了內(nèi)存控制器；另外一部分集成在北橋芯片中。雙通道內(nèi)存技術(shù)可以使數(shù)據(jù)等待時(shí)間減少50%。5.3.4雙通道內(nèi)存技術(shù)安裝要求：顏色相同的內(nèi)存插槽，它們屬于同一個(gè)內(nèi)存通道。單內(nèi)存條無(wú)法達(dá)到雙通道的性能。注意對(duì)稱安裝（不同顏色搭配），第1個(gè)通道（如黃色）的第1個(gè)插槽，搭配第2個(gè)通道（如紅色）的第1個(gè)插槽，依此類推。相同顏色插槽上安裝內(nèi)存條，只能工作在單通道模式。測(cè)試表明，雙通道內(nèi)存性能能夠提升60%左右。5.4內(nèi)存故障分析與處理5.4.1內(nèi)存數(shù)據(jù)出錯(cuò)校驗(yàn)1．存儲(chǔ)器引發(fā)的故障內(nèi)存芯片出錯(cuò)的原因電源中的尖峰電壓；高頻脈沖干擾信號(hào)；電源噪聲；不正確的內(nèi)存速率；無(wú)線電射頻干擾；靜電影響等。干擾引發(fā)的錯(cuò)誤不會(huì)引起內(nèi)存芯片損壞，但是它們將引發(fā)臨時(shí)性數(shù)據(jù)錯(cuò)誤。5.4.1內(nèi)存數(shù)據(jù)出錯(cuò)校驗(yàn)2．奇偶校驗(yàn)早期內(nèi)存條都設(shè)計(jì)有奇偶校驗(yàn)芯片。1994年開始，大部分內(nèi)存廠商取消了內(nèi)存條上的奇偶校驗(yàn)芯片，這樣內(nèi)存條可以節(jié)約10％左右的生產(chǎn)成本。目前微機(jī)一般不支持奇偶校驗(yàn)的內(nèi)存條。PC服務(wù)器大多采用奇偶校驗(yàn)的內(nèi)存條