Layout布局討論課件

2008.6.21OUTLINETransistor的布局Net的布局Resistor的布局PNP的布局CMP的布局OPAMP的布局Transistor的布局MOS的放置方向MOS的匹配MOS的放置方向A，B兩個晶體管，只是位置有所變化，寬長比均為W/L=2/0.5=4假設(shè)在垂直方向有差異-0.05(數(shù)據(jù)均為假設(shè)，是為計算方便)A情況W=2-->1.95L=0.5-->0.5

W/L=3.9B情況W=2-->2

L=0.5-->0.45W/L=4.444A/B=0.8775于是差異就這樣產(chǎn)生了。MOS的放置方向GATE我們建議不要采用拐彎設(shè)計，這時的W/L很不精確。不能拐彎應該是基于遷移率的考慮，不同晶向遷移率不一樣，會影響匹配。MOS的匹配NMOSA&B是有一公共節(jié)點的兩個matchedtransistors，A&B均m=8，我們可以有下面2種設(shè)計。MOS的匹配由以上分析，兩種方案中后者ABBAABBA的匹配性能更高一點，我們無論是從左看還是從右看，A&B環(huán)境都是一致的。OP中MOS的匹配在OP中，我們的對管需要很精確的匹配，以上的布局方式就達不到我們的要求，所以我們可以采取“共質(zhì)心對稱法”來達到我們的目的。OP中MOS的匹配A和B均采用單管非鏡像設(shè)計，以質(zhì)心O作為對稱源來實現(xiàn)匹配，此時匹配最佳。OP中MOS的匹配若由于布局空間限制，我們有可以采用效果略差的DABBAD（D表示DUMMY）布局方式。DUMMY管的L=minwidth，W=WA=WBOP中MOS的匹配還有種比較省面積，大多在工藝很成熟、很準確的情況下會采用，但我們還是建議用前兩種。WaffleTransistor的布局正方形放置，45度布線。降低S、D、G的串聯(lián)電阻降低S/D與稱底之間的寄生電容布線的匹配器件的對稱性，直接影響對電路的好壞。對于對稱，不僅是在考慮器件之間的對稱性，還好考慮諸如布線的長度，走勢，布局水平還是垂直等等方方面面結(jié)合考慮，都有對稱的必要性。布線的匹配器件A與器件B有兩條線相連，其中一條net01因有其他器件阻礙，所以要繞道，從而增加線的長度。從圖中，可以看出，net01和net02有很大的區(qū)別，net01走線長，還附帶出線上的寄生電容和寄生電阻等不良因素，因此信號從net01和從net02上傳輸時，就產(chǎn)生的差異。如果要求信號同時到達，以這種情況看，電路的功能便有可能不能實現(xiàn)。所以對稱性是方方面面的，隨時都應留心。布線的匹配下圖是布線進行對稱的示圖：盡量發(fā)現(xiàn)類似的布線，并調(diào)整到平衡的位置。電阻的布局對于一組電阻有2K,1K和500，不同的人，就會有不同的畫法，如下圖：電阻的布局所以關(guān)鍵問題，應取決于最小組件的選擇。選定最小組件后，再進行中心對稱，達到合理的布局。在畫電阻時，我們要考慮到節(jié)點的問題，因為節(jié)點的存在，無疑加大了電阻的阻值，這是電路中不想見到的。采用電阻并聯(lián)的特性，將節(jié)點電阻進行并聯(lián)，減少了節(jié)點電阻。電阻的布局所以就個人的眼光看，上圖中D，即考慮了對稱性，又考慮到節(jié)點電阻的問題，是最好的選擇。從考慮節(jié)點電阻來看，組件的選擇不是最小最好，適用才是最好，主要還是按實際情況而定。一般畫電阻時，都會在兩邊或四周畫一些dummy電阻，以保護內(nèi)部電阻。電阻頭中的contact布局PPLUSDIFF電阻1個squareR1=153Ω而在PPLUSDIFF上1個contactsquareR2=115Ω，兩個square幾乎相等，所以我們在設(shè)計時電阻頭將會讓幾個contact并聯(lián)，以減小contact的阻值。PNP在帶隙基準中基準電壓由兩個尺寸不同的PNP管的Vbe之差加上其中一個較小Vbe的和產(chǎn)生，因此這兩個PNP的匹配非常重要，為了畫版圖上的方便，一般這兩個PNP管的尺寸比為8:1，這樣，將8的管子圍在1的管子周圍，可以達到很好的匹配效果。

常見CMP的布局CMP的布局

輸入管P型P0，P1管，輸入差分對管要求有比較高的匹配性，以增強輸入靈敏度，二者均m=1，這樣，輸入管的匹配性不容易做好，在畫版圖的時候，必須兩邊各加一個dummy管，使用與P0，P1相同W的dummy管。因此我們在設(shè)計的時候，要考慮到匹配性，應盡量避免對管的m=1，或采用相同W和襯底的MOS做它們的dummy管。CMP的布局P0、P1輸入對管的負載為鏡像管N0、N1，由P1的漏極單端輸入出，同樣，要求N0、N1有比較好的匹配，二者均m=1，我們也可以考慮兩管兩側(cè)各加一個相同W的dummy管。CMP的布局第二級輸出N24，單獨一個輸出，沒有匹配性要求，但要注意做好信號的隔離。P2、P3、P31均提供電流偏置，P2的漏電流IBP由Band-Gap獲得，這三個管子在條件允許的情況下作好匹配，但如果條件不允許，也可單獨畫出，對放大器（此處充當比較器）的性能影響不大。CMP的布局所有管子均要求有g(shù)uard

ring相隔離，具體的做法：P2、P3、P31放在一起；圈上guard

ring，P0，P1連同其dummy圈在一起，并且嚴防信號干擾，避免其它金屬連線從這兩個管子上面走過；N0，N1連同其dummy畫在一起，打上guard

ring，并且同樣避免其它金屬連線從N0，N1上走過。N24用guard

ring圈上即可，沒有特別的要求。CMP的布局OPAMPOPAMP就是運算放大器，簡稱運放，英文全拼為operational

amplifier。符號為一個帶兩輸入端的大三角常見的兩種OP的布局OP1的布局OP2AMPOP2的布局匹配的原則盡量將匹配的器件靠近放置保持器件的方向一致選擇一個中間值作為根部件共心法交叉法采用虛擬器件法對于兩個器件的匹配采用四方交叉法布線產(chǎn)生的寄生參數(shù)也一致使器件寬度一致Layout注意要點Poly盡量不做連線

因為poly的電阻比較大，不能做長距離的信號線，另外由于多晶硅離襯底近，所以長距離的布線產(chǎn)生的寄生電容大。布線最小化，可減少寄生電容，特別是高阻抗節(jié)點之間的連接，任何一點干擾，由于loadingeffect都會產(chǎn)生很大的interferencenoise。Layout注意要點采用對稱結(jié)構(gòu)，減小管子的mismatch。注意勻稱，比如等高，均勻擺放，特別注意有源器件工藝一致性的考慮，也是為了減少mismatch。晶體管必須是直的，禁止拐彎晶體管不能拐彎應該是基于遷移率的考慮，不同晶向遷移率不一樣，會影響匹配。Layout注意要點分開輸入，輸出線，避免