電工學(xué)-門電路和組合邏輯電路課件

第20章

門電路和組合邏輯電路電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.1

數(shù)制和脈沖信號20.2

基本門電路及其組合20.3

TTL門電路20.4

CMOS門電路目錄20.5

邏輯代數(shù)電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7

加法器20.8

編碼器20.9

譯碼器和數(shù)字顯示20.10

應(yīng)用舉例目錄20.6

組合邏輯電路的分析和設(shè)計電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、數(shù)制20.1數(shù)制和脈沖信號1常用數(shù)制

八進制八進制有0~7八個數(shù)碼，進位規(guī)則是“逢八進一”。八進制數(shù)可轉(zhuǎn)換為十進制。例如(32.4)8=381+280+48-1=(26.5)10電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、數(shù)制20.1數(shù)制和脈沖信號1常用數(shù)制

十六進制有0~9，A(10)，B(11)，C(12)，D(13)，E(14)，F(xiàn)(15)十六個數(shù)碼，進位規(guī)則是“逢十六進一”。十六進制數(shù)可轉(zhuǎn)換為十進制。例如(3B.6E)16=3161+11160+616-1+1416-2(59.4)10電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、數(shù)制20.1數(shù)制和脈沖信號2十進制數(shù)轉(zhuǎn)換為任意進制數(shù)

十-二進制數(shù)轉(zhuǎn)換十-八進制數(shù)轉(zhuǎn)換十-十六進制數(shù)轉(zhuǎn)換電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、脈沖信號20.1數(shù)制和脈沖信號1模擬信號和模擬電路若物理量的變化在時間上是連續(xù)的，則把這一類物理量稱為模擬量，把表示模擬量的信號稱為模擬信號，并把工作在模擬信號下的電子電路稱為模擬電路。模擬電路主要研究輸出信號與輸入信號之間的大小和相位等方面的關(guān)系。在模擬電路中，晶體管工作于放大狀態(tài)。電子電路的信號分模擬信號和數(shù)字信號。電子電路分模擬電路和數(shù)字電路。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、脈沖信號20.1數(shù)制和脈沖信號2數(shù)字信號和數(shù)字電路若物理量的變化在時間上是不連續(xù)的，則把這一類物理量稱為數(shù)字量，把表示數(shù)字量的信號稱為數(shù)字信號，并把工作在數(shù)字信號下的電子電路稱為數(shù)字電路。數(shù)字電路主要研究輸出信號與輸入信號之間的邏輯關(guān)系，數(shù)字電路又叫做邏輯電路。在數(shù)字電路中，晶體管工作于飽和狀態(tài)或截止?fàn)顟B(tài)。電子電路的信號分模擬信號和數(shù)字信號。電子電路分模擬電路和數(shù)字電路。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、脈沖信號20.1數(shù)制和脈沖信號3常見的脈沖信號矩形波尖頂波因為數(shù)字信號隨時間變化是不連續(xù)的，而是躍變的。所以數(shù)字信號又稱為脈沖信號。脈沖信號是一種躍變信號，且持續(xù)時間短暫?？啥讨翈讉€微秒甚至幾個納秒。最常見的脈沖信號如下：電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、脈沖信號20.1數(shù)制和脈沖信號5脈沖信號的參數(shù)

A0.9A0.5A0.1AtrtPtfT脈沖幅度A：脈沖信號變化的最大值脈沖上升時間tr：從脈沖幅度的10%上升到90%所需時間。脈沖下降時間tf：從脈沖幅度的90%下降到10%所需時間。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、脈沖信號20.1數(shù)制和脈沖信號5脈沖信號的參數(shù)

A0.9A0.5A0.1AtrtPtfT脈沖寬度tp：與脈沖幅度50%對應(yīng)的上下沿之間脈沖持續(xù)時間。脈沖周期T：脈沖幅度的10%對應(yīng)的相鄰兩個上升沿之間的

時間。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、邏輯電路的基本概念20.2基本門電路及其組合1邏輯關(guān)系邏輯關(guān)系是指“條件”和“結(jié)果”的因果關(guān)系?；镜倪壿嬯P(guān)系有與邏輯關(guān)系、或邏輯關(guān)系和非邏輯關(guān)系。2邏輯門電路3邏輯運算邏輯門電路是實現(xiàn)各種邏輯關(guān)系的基本邏輯電路，邏輯門電路簡稱為門電路?；镜拈T電路對應(yīng)基本的邏輯關(guān)系，有與門電路、或門電路和非門電路。邏輯運算表示的是邏輯變量以及常量之間邏輯狀態(tài)的推理運算，而不是數(shù)量之間的運算?；镜倪壿嬤\算對應(yīng)基本的邏輯關(guān)系，有與運算、或運算和非運算。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、邏輯電路的基本概念20.2基本門電路及其組合4邏輯函數(shù)如果以邏輯運算中的邏輯變量作為輸入，以運算結(jié)果作為輸出，當(dāng)輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù)，寫作5邏輯函數(shù)的表示方法5.2邏輯函數(shù)式將輸入和輸出之間的邏輯關(guān)系寫成與、或、非等運算的組合式，即可得到邏輯函數(shù)式。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、邏輯電路的基本概念20.2基本門電路及其組合4邏輯函數(shù)如果以邏輯運算中的邏輯變量作為輸入，以運算結(jié)果作為輸出，當(dāng)輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù)，寫作5邏輯函數(shù)的表示方法5.3邏輯圖將邏輯函數(shù)式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號表示出來，即可畫出邏輯圖。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、邏輯電路的基本概念20.2基本門電路及其組合4邏輯函數(shù)如果以邏輯運算中的邏輯變量作為輸入，以運算結(jié)果作為輸出，當(dāng)輸入變量的取值確定后，輸出的取值便隨之而定。因此，輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù)，寫作5邏輯函數(shù)的表示方法5.4波形圖如果將邏輯函數(shù)輸入變量每一種可能出現(xiàn)的取值與對應(yīng)的輸出值按時間順序依次排列起來，即可得到波形圖。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、分立元器件基本邏輯門電路20.2基本門電路及其組合1二極管與門電路與邏輯：在決定某一事件的各種條件中，只有當(dāng)所有的條件都具備時，事件才會發(fā)生，符合這一規(guī)律的邏輯關(guān)系叫做與邏輯。

與門電路：實現(xiàn)與邏輯關(guān)系的電路叫做與門電路。DARDB5VYAB電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、分立元器件基本邏輯門電路20.2基本門電路及其組合1二極管與門電路與門邏輯狀態(tài)表

與門邏輯符號ABYA

BY

000

010

100

111A

BY

與門邏輯函數(shù)式電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、分立元器件基本邏輯門電路20.2基本門電路及其組合2二極管或門電路或邏輯：在決定某一事件的各種條件中，只要有一個或一個以上的條件具備，事件就會發(fā)生，符合這一規(guī)律的邏輯關(guān)系叫做或邏輯。

或門電路：實現(xiàn)或邏輯關(guān)系的電路叫做或門電路。DARDBYAB電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、分立元器件基本邏輯門電路20.2基本門電路及其組合3晶體管非門電路非邏輯：決定某一事件的條件只有一個，而在條件不具備時，事件才會發(fā)生，即事件的發(fā)生與條件處于對立狀態(tài)，符合這一規(guī)律的邏輯關(guān)系叫做非邏輯。

非門電路：實現(xiàn)非邏輯關(guān)系的電路叫做非門電路。+UCCRBRCAY電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、分立元器件基本邏輯門電路20.2基本門電路及其組合3晶體管非門電路非門邏輯狀態(tài)表

非門邏輯符號AY

01101AY

非門邏輯函數(shù)式電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、基本邏輯門電路的組合20.2基本門電路及其組合3與或非門電路與或非門邏輯圖和邏輯符號與或非門邏輯函數(shù)式Y(jié)1ABCDCD1YAB1電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、基本邏輯門電路的組合20.2基本門電路及其組合3與或非門電路與或非門邏輯狀態(tài)表A

B

C

DY

00001

00011

00101

00110

01001

01011

01101

01110

10001

10011

10101

10110

11000

11010

11100

11110電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.2.1試根據(jù)與非門和或非門的輸入A和B的波形，畫出與非門和或非門輸出Y1和Y2的波形。ABY1Y2與非門或非門【解】電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路R2+5VD1D2R1T4T2R3T1R4T3D3ABY中間級輸入級輸出級1TTL74系列與非門邏輯電路電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路R2+5VD1D2R1T4T2R3T1R4T3D3ABY多發(fā)射極晶體管E1E2等效電路CBT1的作用和二極管與門的作用完全相似。1TTL74系列與非門邏輯電路電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路R2+5VD1D2R1T4T2R3T1R4T3D3ABY2工作原理-輸入端有0的情況VY=5-R2IB3-UBE3-UD3R2IB3可忽略不計，于是VY5-0.7-0.7=3.6VY=1即拉電流電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路R2+5VD1D2R1T4T2R3T1R4T3D3ABYVY=UCE40.3VY=1即灌電流2工作原理-輸入端全1的情況電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路3引腳排列圖及邏輯符號

74LS20的引腳排列圖及邏輯符號156789101423411121374LS20UCCD2

C2

B2

A2

Y2

A1B1C1D1

Y1GND91012131245A1B1C1D1Y174LS2068電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路3引腳排列圖及邏輯符號

74LS00的引腳排列圖及邏輯符號156789101423411121374LS00UCCB4

A4

Y4

B3

A3

Y3

A1B1Y1A2B2

Y2GND91012138111245A1B174LS00Y136電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路4主要參數(shù)輸出高電平電壓UOH和輸出低電平電壓UOLTTL與非門的電壓傳輸特性0.32.73.60.51.31.42UI/VUO/V0ABCDE當(dāng)UI0.5V時，UO3.6V，即圖中的AB段。當(dāng)UI在0.5~1.3V之間時UO隨UI的增大而線性地減小，即BC段。當(dāng)UI增至1.4V左右時，T4管開始導(dǎo)通，輸出迅速轉(zhuǎn)為低電平UO0.3V，即CD段。當(dāng)UI1.4V時保持輸出為低電平，即DE段。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路4主要參數(shù)輸出高電平電壓UOH和輸出低電平電壓UOLTTL與非門的電壓傳輸特性0.32.73.60.51.31.42UI/VUO/V0ABCDE對于通用的TTL與非門：輸出高電平電壓UOH是對應(yīng)于AB段的輸出電壓。輸出低電平電壓UOL是對應(yīng)于DE段的輸出電壓。在額定負(fù)載下測出：電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路4主要參數(shù)扇出系數(shù)NO扇出系數(shù)是指一個與非門能帶同類門的最大數(shù)目，它表示帶負(fù)載能力。TTL與非門，NO8。輸入高電平電流IIH和輸入低電平電流IIL

當(dāng)某一輸入端接高電平，其余輸入端接低電平時，流入該

輸入端的電流，稱為高電平輸入電流IIH。當(dāng)某一輸入端接低電平，其余輸入端接高電平時，流出該

輸入端的電流，稱為低電平輸入電流IIL。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、TTL與非門電路20.3TTL門電路4主要參數(shù)平均傳輸延遲時間tpd50%輸入波形50%tpd1tpd2輸出波形電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、三態(tài)輸出與非門電路20.3TTL門電路R2+5VR1T4T2R3T1R4T3D3ABYDE三態(tài)輸出與非門電路的輸出端除出現(xiàn)高電平和低電平外，還可以出現(xiàn)第三種狀態(tài)---高阻狀態(tài)。使能控制端電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、三態(tài)輸出與非門電路20.3TTL門電路1邏輯符號高電平有效ENYABE低電平有效ENYABE2三態(tài)輸出與非門邏輯狀態(tài)表邏輯功能高電平有效E=0Y=ZE=1Y=AB低電平有效E=1Y=ZE=0Y=AB電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、三態(tài)輸出與非門電路20.3TTL門電路3應(yīng)用A3B3E3ENA2B2E2ENA1B1E1EN三態(tài)門最重要的一個用途是可以實現(xiàn)用一根導(dǎo)線輪流傳送幾個不同的數(shù)據(jù)或控制信號，這根導(dǎo)線稱為總線。即三態(tài)門可構(gòu)成多路開關(guān)，數(shù)據(jù)雙向傳遞，多路數(shù)據(jù)分時傳送等。只要各三態(tài)門的控制端輪流處于高電平，即任何時間只能有一個三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣總線就會輪流接受各三態(tài)門的輸出。這種用總線來傳送數(shù)據(jù)或控制信號的方法，在計算機中被廣泛采用。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、CMOS非門電路20.4CMOS門電路CMOS非門電路+UDDT1T2驅(qū)動管負(fù)載管GSAYDDGS當(dāng)輸入端A為1時，驅(qū)動管T1的柵源電壓大于開啟電壓，它處于導(dǎo)通狀態(tài)；而負(fù)載管T2的柵源電壓小于開啟電壓的絕對值，它不能開啟，處于截止?fàn)顟B(tài)。這時，T2的電阻比T1高得多，電源電壓便主要降在T2上，故輸出端Y為0。當(dāng)輸入端A為0時，T1截止，而T2導(dǎo)通。電源電壓便主要降在T1上故輸出端Y為1。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、CMOS與非門電路20.4CMOS門電路當(dāng)輸入端全為1時，驅(qū)動管T1和T2都導(dǎo)通，電阻很低；而負(fù)載管T3和T4都不能開啟，都處于截止?fàn)顟B(tài)，電阻很高這時電源電壓主要降在負(fù)載管上故輸出端Y為0。CMOS與非門電路+UDDT2T4T1T3YBAGDGSDS電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、CMOS與非門電路20.4CMOS門電路當(dāng)輸入端有一個或全為0時，則串聯(lián)的驅(qū)動管截止而相應(yīng)的負(fù)載管導(dǎo)通，負(fù)載管的總電阻很低，驅(qū)動管的總電阻卻很高。這時電源電壓便主要降在串聯(lián)的驅(qū)動管上故輸出端Y為1。CMOS與非門電路+UDDT2T4T1T3YBAGDGSDS電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、CMOS或非門電路20.4CMOS門電路當(dāng)輸入端全為1或其中一個為1時，輸出端Y為0。只有當(dāng)輸入端全為0時，輸出端才為1。CMOS或非門電路T2T1T3T4+UDDYBAGGDDSS電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作四、門電路多余輸入端的處理20.4CMOS門電路

TTL門電路的輸入端懸空相當(dāng)于高電平1，CMOS門電路

的輸入端不允許懸空。

對與邏輯(與、與非)門電路，應(yīng)將多余輸入端直接接直流

電源正端或經(jīng)電阻(1~3k)接直流電源正端。

對或邏輯(或、或非)門電路，應(yīng)將多余輸入端接地。

如果前級(驅(qū)動級)有足夠的驅(qū)動能力，也可將多余輸入端

與信號輸入端連在一起。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.4.1【解】為了實現(xiàn)Y=A，圖中各門電路多余輸入端的處理是否正確？那些電路能實現(xiàn)Y=A？YAYA+UCCAY(a)(b)(c)1YA1YA+UCC1AY(d)(e)(f)圖(b)、(f)處理正確；圖(a)、(b)、(d)、(f)能實現(xiàn)。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.5邏輯代數(shù)概述邏輯代數(shù)中也是用字母表示變量，這種變量稱為邏輯變量

邏輯變量的取值只有0和1兩種可能，只能表示兩種相反的

邏輯狀態(tài)。邏輯運算表示的是邏輯變量以及常量之間邏輯狀態(tài)的推理

運算，而不是數(shù)量之間的運算。邏輯代數(shù)所表示的是邏輯關(guān)系，不是數(shù)量關(guān)系，這是它與

普通代數(shù)本質(zhì)上的區(qū)別。在邏輯代數(shù)中只有與運算、或運算和非運算三種基本邏輯

運算。根據(jù)這三種運算可以推導(dǎo)出邏輯代數(shù)運算法則。邏輯代數(shù)或稱布爾代數(shù)，它是分析和設(shè)計數(shù)字電路的工具。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、邏輯代數(shù)運算法則20.5邏輯代數(shù)法則名稱法則內(nèi)容自等律0-1律重疊律吸收律互補律復(fù)原律電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.5邏輯代數(shù)一、邏輯代數(shù)運算法則法則名稱法則內(nèi)容交換律反演律結(jié)合律分配律電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.5邏輯代數(shù)二、邏輯函數(shù)各種表示方法間的相互轉(zhuǎn)換1邏輯狀態(tài)表與邏輯函數(shù)式的相互轉(zhuǎn)換既然同一個邏輯函數(shù)可以用多種不同的方法描述，那么這幾種方法之間必能相互轉(zhuǎn)換。由狀態(tài)表寫出函數(shù)式的方法找出狀態(tài)表中使邏輯函數(shù)Y=1的那些輸入變量取值的組合。每組輸入變量取值的組合對應(yīng)一個與項，其中取值為1的寫入原變量，取值為0的寫入反變量。將這些與項邏輯加，即得Y的邏輯函數(shù)式。由函數(shù)式列出狀態(tài)表的方法將輸入變量取值的所有組合狀態(tài)逐一代入函數(shù)式求出函數(shù)值列成表，即可得到狀態(tài)表。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.5.1邏輯函數(shù)式為【解】試由邏輯函數(shù)式列出邏輯狀態(tài)表。A

B

CY00000101010001110111011101101000電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.5.2邏輯狀態(tài)表為【解】試由邏輯狀態(tài)表寫出邏輯函數(shù)式。A

B

CY00000101010001110111011101101000電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.5邏輯代數(shù)二、邏輯函數(shù)各種表示方法間的相互轉(zhuǎn)換2邏輯函數(shù)式與邏輯圖的相互轉(zhuǎn)換既然同一個邏輯函數(shù)可以用多種不同的方法描述，那么這幾種方法之間必能相互轉(zhuǎn)換。由函數(shù)式畫出邏輯圖的方法從給定的函數(shù)式轉(zhuǎn)換為相應(yīng)的邏輯圖時，只要用邏輯圖形符號代替函數(shù)式中的邏輯運算，并按運算優(yōu)先順序?qū)⑺鼈冞B接起來，即可畫出邏輯圖。由邏輯圖寫出函數(shù)式的方法從給定的邏輯圖轉(zhuǎn)換為相應(yīng)的函數(shù)式時，只要由輸入端到輸出端逐級寫出每個邏輯圖形符號的輸出邏輯函數(shù)式，即可在輸出端寫出邏輯函數(shù)式。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.9【解】用與非門和非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖。(1)

Y=AB+AC1ABCY電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.9【解】用與非門和非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖。(2)

Y=A+B+CCAB11Y電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.9【解】用與非門和非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖。(3)

Y=AB+(A+B)C111YBAC電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.9用與非門和非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖。(4)

Y=AB+AC+ABC【解】111YABC電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.11【解】試根據(jù)下列邏輯圖寫出邏輯函數(shù)式。(a)11YAB1電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.11【解】試根據(jù)下列邏輯圖寫出邏輯函數(shù)式。(b)ABCYC電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.5邏輯代數(shù)1常見邏輯函數(shù)式的表達(dá)形式與或表達(dá)形式三、邏輯函數(shù)式的表達(dá)形式與非與非表達(dá)形式或與非表達(dá)形式

最簡與或的表達(dá)形式在與或的表達(dá)形式中，與項的個數(shù)最少；在與或的表達(dá)形式中，每個與項所含變量的個數(shù)最少。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、邏輯函數(shù)式的表達(dá)形式20.5邏輯代數(shù)2最小項的表達(dá)形式在n變量邏輯函數(shù)中，若m為包含n個因子的與項，而且這n個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項。例如，A、B兩個變量的最小項有共4個(即22個)。n變量的最小項應(yīng)有2n個。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作四、邏輯函數(shù)的化簡方法20.5邏輯代數(shù)1公式化簡法并項法：應(yīng)用A+A=1，將兩項合并為一項，并消去一個或兩個變量。如電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作四、邏輯函數(shù)的化簡方法20.5邏輯代數(shù)1公式化簡法配項法：應(yīng)用B=B

(A+A)，將(A+A)與某乘積項相乘，而后

展開、合并化簡。如電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作四、邏輯函數(shù)的化簡方法20.5邏輯代數(shù)1公式化簡法加項法：應(yīng)用A+A=A，在邏輯函數(shù)式中加相同的項，而后合并化簡。如電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作四、邏輯函數(shù)的化簡方法20.5邏輯代數(shù)1公式化簡法吸收法：應(yīng)用A+AB=A，消去多樣變量。如電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.12【解】應(yīng)用邏輯代數(shù)運算法則化簡下列各邏輯函數(shù)式。(1)并項法由A+AB=A+B得電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.12【解】應(yīng)用邏輯代數(shù)運算法則化簡下列各邏輯函數(shù)式。(2)并項法電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.12【解】應(yīng)用邏輯代數(shù)運算法則化簡下列各邏輯函數(shù)式。(3)電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.12【解】應(yīng)用邏輯代數(shù)運算法則化簡下列各邏輯函數(shù)式。(4)電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.5.12【解】應(yīng)用邏輯代數(shù)運算法則化簡下列各邏輯函數(shù)式。(5)電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、邏輯函數(shù)的化簡方法20.5邏輯代數(shù)2卡諾圖化簡法電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、組合邏輯電路的分析20.6組合邏輯電路的分析和設(shè)計1組合邏輯電路

特點：組合電路輸出電平的高低僅取決于當(dāng)時的輸入，與以前的輸出狀態(tài)無關(guān)，無記憶功能。

任務(wù)：已知邏輯圖分析邏輯功能。由門電路組成的邏輯電路，簡稱組合電路。2分析方法已知邏輯圖寫邏輯函數(shù)式化簡或變換列邏輯狀態(tài)表分析邏輯功能

步驟：電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.6.1【解】分析該邏輯電路的邏輯功能。第一，寫出邏輯函數(shù)式，并化簡ABY電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.6.1分析該邏輯電路的邏輯功能。第二，列邏輯狀態(tài)表A

BY000011101110異或門的邏輯符號ABY=1第三，確定電路的邏輯功能A、B狀態(tài)相同時，Y的狀態(tài)為0；A、B狀態(tài)不同時，Y的狀態(tài)為1。符合這一規(guī)律的邏輯關(guān)系叫做異或邏輯對應(yīng)的邏輯電路叫做異或門。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.6.2【解】分析該邏輯電路的邏輯功能。第一，寫出邏輯表達(dá)式，并化簡ABY電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.6.2分析該邏輯電路的邏輯功能。第二，列邏輯狀態(tài)表A

BY001010100111第三，確定電路的邏輯功能A、B狀態(tài)相同時，Y的狀態(tài)為1；A、B狀態(tài)不同時，Y的狀態(tài)為0。符合這一規(guī)律的邏輯關(guān)系叫做同或邏輯對應(yīng)的邏輯電路叫做同或門。同或門的邏輯符號ABY=1電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、組合邏輯電路的設(shè)計20.6組合邏輯電路的分析和設(shè)計1組合邏輯電路

特點：組合電路輸出電平的高低僅取決于當(dāng)時的輸入，與以前的輸出狀態(tài)無關(guān)，無記憶功能。

任務(wù)：已知邏輯要求畫邏輯圖。由門電路組成的邏輯電路，簡稱組合電路。2設(shè)計方法已知邏輯要求列邏輯狀態(tài)表寫邏輯函數(shù)式化簡或變換畫邏輯圖

步驟：電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.6.3【解】第一，列邏輯狀態(tài)表某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有三名評判員，其中A為主評判員，B和C為副評判員。在評判時，按照少數(shù)服從多數(shù)的原則通過，但主評判員認(rèn)為合格，亦可通過。試用與非門構(gòu)成邏輯電路實現(xiàn)此評判規(guī)定。A

B

CY00000101010001110111011101111001電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.6.3某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有三名評判員，其中A為主評判員，B和C為副評判員。在評判時，按照少數(shù)服從多數(shù)的原則通過，但主評判員認(rèn)為合格，亦可通過。試用與非門構(gòu)成邏輯電路實現(xiàn)此評判規(guī)定?！窘狻康谌?，畫邏輯圖第二，寫邏輯函數(shù)式Y(jié)BAC電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.6.16【解】第一，列邏輯狀態(tài)表兩處控制照明燈的電路如圖所示，單刀雙投開關(guān)A裝在一處，B裝在另一處，兩處都可以開關(guān)電燈。設(shè)Y=1表示燈亮，Y=0表示燈滅；A=1表示開關(guān)向上扳，A=0表示開關(guān)向下扳，B亦如此。試寫出燈亮的邏輯函數(shù)式，并用與非門實現(xiàn)。A

BY001010100111220VBAY電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.6.16【解】第二，寫邏輯函數(shù)式兩處控制照明燈的電路如圖所示，單刀雙投開關(guān)A裝在一處，B裝在另一處，兩處都可以開關(guān)電燈。設(shè)Y=1表示燈亮，Y=0表示燈滅；A=1表示開關(guān)向上扳，A=0表示開關(guān)向下扳，B亦如此。試寫出燈亮的邏輯函數(shù)式，并用與非門實現(xiàn)。220VBAY電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.6.16【解】第三，畫邏輯圖兩處控制照明燈的電路如圖所示，單刀雙投開關(guān)A裝在一處，B裝在另一處，兩處都可以開關(guān)電燈。設(shè)Y=1表示燈亮，Y=0表示燈滅；A=1表示開關(guān)向上扳，A=0表示開關(guān)向下扳，B亦如此。試寫出燈亮的邏輯函數(shù)式，并用與非門實現(xiàn)。220VBAYYAB電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作【解】第一，列邏輯狀態(tài)表習(xí)題20.6.17旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快和普快，開車信號分別為YA、YB、YC。YA

YB

YC000001010100010100100100A

B

C000001010100011101110111電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作【解】第二，寫邏輯函數(shù)式習(xí)題20.6.17旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快和普快，開車信號分別為YA、YB、YC。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作【解】第三，畫邏輯圖習(xí)題20.6.17旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快和普快，開車信號分別為YA、YB、YC。11ABCYAYBYC電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作習(xí)題20.6.20某同學(xué)參加四門課程考試，規(guī)定如下：

(1)課程A及格得1分，否則得0分；

(2)課程B及格得2分，否則得0分；

(3)課程C及格得4分，否則得0分；

(4)課程D及格得5分，否則得0分。若總得分大于或等于8分，就可結(jié)業(yè)。試用與非門畫出實現(xiàn)上述要求的邏輯電路?！窘狻康谝?，列邏輯狀態(tài)表電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作【解】第一，列邏輯狀態(tài)表習(xí)題20.6.20A

B

C

DY0000000100100100001101010110011101001000A

B

C

DY1000100110101100101111011110111101101000電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作【解】第二，寫邏輯函數(shù)式習(xí)題20.6.20某同學(xué)參加四門課程考試，規(guī)定如下：

(1)課程A及格得1分，否則得0分；

(2)課程B及格得2分，否則得0分；

(3)課程C及格得4分，否則得0分；

(4)課程D及格得5分，否則得0分。若總得分大于或等于8分，就可結(jié)業(yè)。試用與非門畫出實現(xiàn)上述要求的邏輯電路。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作【解】第三，畫邏輯圖習(xí)題20.6.20某同學(xué)參加四門課程考試，規(guī)定如下：

(1)課程A及格得1分，否則得0分；

(2)課程B及格得2分，否則得0分；

(3)課程C及格得4分，否則得0分；

(4)課程D及格得5分，否則得0分。若總得分大于或等于8分，就可結(jié)業(yè)。試用與非門畫出實現(xiàn)上述要求的邏輯電路。YABCD電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器兩個二進制數(shù)之間的算術(shù)運算無論是加、減、乘、除，目前在數(shù)字計算機中都是化做若干步加法運算進行的。因此，加法器是構(gòu)成算術(shù)運算器的基本單元。加法器有半加器和全加器。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器一、半加器半加器是一種不考慮低位送來的進位數(shù)，只能對本位上的兩個二進制數(shù)求和的組合電路。1列半加器的邏輯狀態(tài)表ABSC

0000

0110

1010

1101電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器一、半加器2

寫半加器的邏輯函數(shù)式半加器是一種不考慮低位送來的進位數(shù)，只能對本位上的兩個二進制數(shù)求和的組合電路。電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器一、半加器3

畫半加器的邏輯圖半加器是一種不考慮低位送來的進位數(shù)，只能對本位上的兩個二進制數(shù)求和的組合電路。ABS=1C半加器的邏輯符號ABSCOC電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器二、全加器全加器是將低位送來的進位數(shù)連同本位的兩個二進制數(shù)三者一起求和的組合電路。1列全加器的邏輯狀態(tài)表AiBiCi-1SiCi0000010100111001011101110010100110010111電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器二、全加器全加器是將低位送來的進位數(shù)連同本位的兩個二進制數(shù)三者一起求和的組合電路。2寫全加器的邏輯函數(shù)式電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器二、全加器全加器是將低位送來的進位數(shù)連同本位的兩個二進制數(shù)三者一起求和的組合電路。2寫全加器的邏輯函數(shù)式電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.7加

法

器二、全加器全加器是將低位送來的進位數(shù)連同本位的兩個二進制數(shù)三者一起求和的組合電路。3畫全加器的邏輯圖AiSiCOCi-1CO1BiCi全加器的邏輯符號ABSCOCCI電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.7.1【解】用四個1位全加器組成一個邏輯電路以實現(xiàn)兩個4位二進制數(shù)A---1101和B---1011的加法運算。C3A3B3S3COCIA2B2S2COCIA1B1S1COCIA0B0S0COCIC0C1C21110011100011電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制編碼器用一個n位的二進制數(shù)碼來表示2n個控制信息的編碼器。2n個n位編碼器高低電平信號二進制代碼把二進制數(shù)碼按一定規(guī)律編排，使其具有特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。編碼器有二進制、二-十進制編碼器和優(yōu)先權(quán)編碼器。20.8編

碼

器電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制編碼器1邏輯圖Y1I1I2I3Y01112邏輯式20.8編

碼

器電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制編碼器3編碼表輸入輸出Y1

Y0I0I1I2I30001000020.8編

碼

器電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、二-十進制編碼器將十進制的十個數(shù)碼0~9編成二進制代碼的電路。輸入的是0~9十個數(shù)碼，輸出的是對應(yīng)的二進制代碼。十進制數(shù)10個4位編碼器高低電平信號二進制代碼20.8編

碼

器電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、二-十進制編碼器8421編碼表輸入輸出Y3

Y2

Y1

Y0I0I1I2I3I40101011001111000輸入輸出I5I6I7I8I91001Y3

Y2

Y1

Y00000000100100011010020.8編

碼

器電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、二-十進制優(yōu)先編碼器優(yōu)先權(quán)編碼器的邏輯功能是允許輸入端上同時有多個信號輸入，輸出的則是與數(shù)碼大的輸入信號相對應(yīng)的二進制代碼。274LS147型優(yōu)先編碼器的引腳排列圖1優(yōu)先編碼器的邏輯功能74LS147+UCCGND1234567816151413121110920.8編

碼

器電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、二-十進制優(yōu)先編碼器374LS147型優(yōu)先編碼器的功能表20.8編

碼

器

1111

0110

0111

1000

1001

1010

1011輸

入

1100

1101

1110輸

出電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作三、二-十進制優(yōu)先編碼器4邏輯圖20.8編

碼

器1k10+5VS0S1S2S3S4S5S6S7S8S9012345678974LS147電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作譯碼和編碼的過程相反。譯碼是將二進制代碼按其編碼時的原意譯成對應(yīng)的信號或十進制數(shù)碼。2n個n位譯碼器高低電平信號二進制代碼一、二進制譯碼器把輸入的一組n位二進制代碼譯成對應(yīng)的2n個輸出高低電平信號的譯碼器。譯碼器有二進制譯碼器和二-十進制顯示譯碼器。20.9譯碼器和數(shù)字顯示電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制譯碼器174LS139型雙2線-4線譯碼器的邏輯圖11111A1A020.9譯碼器和數(shù)字顯示電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制譯碼器2由邏輯圖寫出邏輯式11111A1A020.9譯碼器和數(shù)字顯示電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制譯碼器輸入輸出1111111011011011A1

A01

000001010011101174LS139型譯碼器的功能表3由邏輯式列出狀態(tài)表20.9譯碼器和數(shù)字顯示電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作一、二進制譯碼器4引腳排列圖和邏輯符號74LS139型譯碼器內(nèi)部含有兩個獨立的2線-4線譯碼器，使能控制端低電平有效。74LS139源地1234567816151413121110920.9譯碼器和數(shù)字顯示74LS139型二進制譯碼器的引腳排列圖和邏輯符號電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作20.9譯碼器和數(shù)字顯示12111094567A0A174LS139Y1Y0Y2Y3123151413SUCC:16,GND:8一、二進制譯碼器4引腳排列圖和邏輯符號74LS139型二進制譯碼器的引腳排列圖和邏輯符號電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作74LS138型譯碼器內(nèi)部含有一個獨立的3線-8線譯碼器，一個使能控制端高電平有效，兩個控制端低電平有效。74LS138源地12345678161514131211109使能控制端高電平有效，為1時，可以譯碼；為0時，禁止譯碼?？刂贫说碗娖接行?，全為0，可以譯碼；有1，禁止譯碼。20.9譯碼器和數(shù)字顯示一、二進制譯碼器4引腳排列圖和邏輯符號74LS138型二進制譯碼器的引腳排列圖電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作例題20.9.2【解】邏輯式可用門電路來實現(xiàn)，也可用譯碼器來實現(xiàn)。試用譯碼器實現(xiàn)邏輯式Y(jié)=AB+BC+CA。由邏輯式可知是三變量函數(shù)，故選用74LS138型3線

-8線譯碼器。并將邏輯式用最小項表示因為所以74LS138ABCY1電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、二-十進制顯示譯碼器1半導(dǎo)體數(shù)碼管20.9譯碼器和數(shù)字顯示在數(shù)字儀表、計算機和其他數(shù)字系統(tǒng)中，常常要把測量數(shù)據(jù)和運算結(jié)果用十進制數(shù)顯示出來。這就要用顯示譯碼器，它能把“8421”二-十進制代碼譯成能用顯示器件顯示出的十進制數(shù)。半導(dǎo)體數(shù)碼管又稱為LED數(shù)碼管，它將十進制數(shù)碼分成七個字段，每段為一發(fā)光二極管。agdfebccdeabgf半導(dǎo)體數(shù)碼管的字形結(jié)構(gòu)若圖中增加表示小數(shù)點，則稱為八段顯示電工學(xué)Ｉ電子技術(shù)部分哈理工大學(xué)王亞軍制作二、二-十進制顯示譯碼器1半導(dǎo)體數(shù)碼管20.9譯碼器和數(shù)字顯示半導(dǎo)體數(shù)碼管又稱為LED數(shù)碼管，它將十進制數(shù)碼分成七