微機(jī)原理projecta報(bào)告實(shí)驗(yàn)3簡(jiǎn)單計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與調(diào)試

31、計(jì)算機(jī)系統(tǒng)NI端，ALU的b端以及寄存器組的DI端；觸發(fā)器是作為Flag模塊加入到電路中的，其主要作用是carry_out的信號(hào)，從而實(shí)現(xiàn)多位運(yùn)算之間的進(jìn)位（借位）信號(hào)傳遞；譯的主要作用是將ROM16op，rs，rt，rdimm；時(shí)鐘分頻模設(shè)的100MHz高頻時(shí)鐘。0ANDI100011110000R31ORI1001110010100xA52ORI1001110110000x863ADD0010000110004SW110011100011R2數(shù)據(jù)輸出RAM0x305ORI1001110000000x006ORI1001110100000x027ADDC011000011000(高8SW110011100011R2數(shù)據(jù)輸出RAM0x319ORI1001110010100xA5ORI1001110110000x86AND000000011000SW110011100011R2數(shù)據(jù)輸出RAM0x34ORI1001110000000x00ORI1001110100000x02AND000000011000SW110011100011R2數(shù)據(jù)輸出RAM0x35ORI1001110010100xA5ORI1001110110000x86OR000100011000SW110011100011R2數(shù)據(jù)輸出RAM0x36ORI1001110000000x00ORI1001110100000x02OR000100011000SW110011100011R2數(shù)據(jù)輸出RAM0x37ORI1001110010100xA5ORI1001110110000x86SUB001100011000位減SW110011100010R2數(shù)據(jù)輸出RAM0x32ORI1001110000000x00ORI1001110100000x02SUBC010100011000(高SW110011100010R2數(shù)據(jù)輸出RAM0x33ADDI101011000000ORI1001110100001SLT010000011000R0SW110011100010R2數(shù)據(jù)輸出RAM0x18SW1100111100100RAM0x19JMP011100000000計(jì)算機(jī)系統(tǒng)A的程序主要是實(shí)現(xiàn)數(shù)據(jù)的多位運(yùn)算和RAM的數(shù)據(jù)寫(xiě)入。在多位運(yùn)算中，要使用Flag模塊來(lái)進(jìn)行實(shí)現(xiàn)，具體的方法是：先使用不帶進(jìn)位（借位）的加減運(yùn)算對(duì)低八位進(jìn)行計(jì)算，計(jì)算的結(jié)果輸出，并且carry_out存入Flag模塊，這樣的目的主要是不讓上一次和本次運(yùn)算中Flag的信號(hào)對(duì)本次運(yùn)算造成影響；緊接著進(jìn)行高八位的運(yùn)算，此時(shí)采體的做法是：先實(shí)現(xiàn)多位的減法運(yùn)算，然后得到運(yùn)算的carry_out的結(jié)果，根據(jù)這個(gè)結(jié)果再進(jìn)行比較運(yùn)算判斷正負(fù)（carry_out1），最終得到比較的結(jié)果。這個(gè)思路主要是計(jì)算機(jī)系統(tǒng)A的仿真（PC，ROM（q，ALU0x2A7，0xFE1F0。經(jīng)過(guò)驗(yàn)算，各次運(yùn)算的結(jié)果都是正確的。觀察carry_out可以進(jìn)一步查看多位運(yùn)算的詳細(xì)情況：加法低八位運(yùn)算有進(jìn)位，因此carry_out為1；減法終比較運(yùn)算減法高八位的carry_out小于1，因此最終比較的結(jié)果為0。2、計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)B的模塊原理圖如上圖所示，在計(jì)算機(jī)系統(tǒng)A的基礎(chǔ)上我增加了IO_PORT和數(shù)碼管segIO_PORTIO口與seg數(shù)據(jù)，同時(shí)將io_write信號(hào)給seg模塊作為控制信號(hào)。當(dāng)需要數(shù)碼管顯示的時(shí)候，只需要將數(shù)據(jù)寫(xiě)給相應(yīng)地址的IO口，即可將數(shù)據(jù)寫(xiě)入seg中可以根據(jù)最選擇是否進(jìn)行原碼補(bǔ)碼的轉(zhuǎn)換，以及負(fù)數(shù)指示小燈的輸出。0ANDI100011110000R31ORI1001110001112ORI1001110101113ADD001000011000低4SW1100111000005ORI1001110000006ORI1001110100007ADDC0110000110008SW1100111000009ANDI100000000000R0ANDI100001010000R1ANDI100010100000R2ADDI101000000000R0BEQ110111000000JMP011100000000ADDI101001010000R1BEQ110111010000JMP011100000000ADDI101010100000R2BEQ110111100000JMP011100000000ORI100111000111ORI100111010111SUB001100011000SW110011100000ORI100111000000ORI100111010000SUBC010100011000SW110011100000ANDI100000000000R0ANDI100001010000R1ANDI100010100000R2ADDI101000000000BEQ110111000000JMP011100000010R1ADDI101001010000BEQ110111010000JMP011100000010R2ADDI101010100000BEQ110111100000JMP011100000010JMP011100000000ASW指令時(shí)，實(shí)際寫(xiě)入的是IORAM，寫(xiě)入IO之后，數(shù)碼100kHz再次為零才進(jìn)行下一步的程序。具體的步驟如下：先將R0~2的數(shù)據(jù)，再讓R0累加，直到再次為零，讓R1加一，再重新讓R0繼續(xù)累加；類似地，直到R1也累加到零，使R2加一；最終當(dāng)R2為零時(shí)，程序才開(kāi)始向后進(jìn)行。由于每個(gè)寄存器有8位，因此整個(gè)過(guò)程約 個(gè)運(yùn)算周期，根據(jù)CPU的運(yùn)行時(shí)鐘，可以算出數(shù)碼管顯示的時(shí)間約為1003、計(jì)算機(jī)系統(tǒng)CBfinish號(hào)譯碼模塊和運(yùn)算符譯碼模塊。其中鍵盤(pán)模塊的主要功能是提供數(shù)據(jù)輸入；finish應(yīng)運(yùn)算符的LED顯示信號(hào)。finish由0跳變?yōu)?。鍵盤(pán)模塊的時(shí)鐘是一個(gè)相比較CPU而言更低頻的時(shí)鐘，在從鍵盤(pán)數(shù)據(jù)寫(xiě)入IO之后，CPU將會(huì)快速地使用LW命令從IO數(shù)據(jù)存入寄存器組，并進(jìn)行運(yùn)算，其過(guò)程類似于在計(jì)算機(jī)系統(tǒng)A中從RAM數(shù)據(jù)。而計(jì)算結(jié)果的輸出則和計(jì)算機(jī)系統(tǒng)B一致，經(jīng)過(guò)SW寫(xiě)入IO之后到達(dá)seg模塊并最終譯碼輸出。0ANDI100011110000R31LW1011110000002BNE1110110000003LW1011110000004BEQ1101110000005LW1011110000006LW1011110100007BNE1110110000008BNE1110110100009JMP011100000000SW110011000000SW110011010000JMP011100000000LW101111000000LW101111010000SW110011000000SW110011010000JMP011100000000LW101111000000ANDI100010100000R2ADDI101010100000R2BEQ110110000000ADDI101010100000R2BEQR2,R0,110110000001ADDI101010100000R2BEQR2,R0,110110000001ADDI101010100000R2BEQR2,R0,110110000010ADDI101010100000R2BEQR2,R0,110110000010JMP011100000000LW101111000000LW101111010000SUB001100011000LW101111000000LW101111010000SUBC010100011000ADDI101011000000ORI100111010000SLT010000011000R0SW110011100000SW110011110000JMP011100000000LW101111000000LW101111010000ADD001000011000低SW110011100000LW101111000000LW101111010000ADDC011000011000SWR2,R3,110011100000JMP011100000000LW101111000000LW101111010000SUB001100011000SW110011100000LW101111000000LW101111010000SUBC010100011000SWR2,R3,110011100000JMP011100000000LW101111000000LW101111010000AND000000011000低SW110011100000LW101111000000LW101111010000AND000000011000高SWR2,R3,110011100000JMP011100000000LW101111000000LW101111010000OR000100011000SW110011100000LW101111000000LW101111010000OR000100011000SWR2,R3,110011100000JMP011100000000以上程序在計(jì)算機(jī)系統(tǒng)A的各種計(jì)算功能基礎(chǔ)上，參考數(shù)字電路小學(xué)期的系統(tǒng)設(shè)計(jì)，了計(jì)算機(jī)系統(tǒng)A的設(shè)計(jì)，只不過(guò)增加了比較環(huán)節(jié)以確定具體的運(yùn)算類型。HDLVivado平臺(tái)中，模塊之間通過(guò)原理圖的連接較為，尤其是在inout類型的端口連接上，這一點(diǎn)也體現(xiàn)在模塊的編寫(xiě)中，對(duì)最后的系統(tǒng)調(diào)試也造成了。IOinoutVivadoIO理設(shè)置才能有效改善數(shù)據(jù)通路的。用于的單元，而ALU是用于運(yùn)算的邏輯單元等等。但是，對(duì)于這些模塊具體的本質(zhì)認(rèn)識(shí)不夠深入。比如說(shuō)ALU模塊是組合邏輯電路這一點(diǎn)，和之前的理解完全不同：在學(xué)完數(shù)的時(shí)候才理解其組合邏輯的本質(zhì)。類似地，對(duì)RAM和ROM的理解也更加深刻，比如地址但是在學(xué)習(xí)完CPUMIPSSWLW機(jī)對(duì)RAM我認(rèn)識(shí)到計(jì)算機(jī)