ARM9嵌入式課后答案

本文格式為Word版，下載可任意編輯——ARM9嵌入式課后答案第一章

1.簡(jiǎn)述嵌入式的定義

以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟件硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。

2.舉例說(shuō)明嵌入式系統(tǒng)的“嵌入性〞、“專用性〞、“計(jì)算機(jī)系統(tǒng)〞的基本特征。

依照嵌入式系統(tǒng)的定義，嵌入式系統(tǒng)有3個(gè)基本特點(diǎn)，即“嵌入性〞、“專用性〞與“計(jì)算機(jī)〞。

“嵌入性〞由早期微型機(jī)時(shí)代的嵌入式計(jì)算機(jī)應(yīng)用而來(lái)，專指計(jì)算機(jī)嵌入到對(duì)象體系中，實(shí)現(xiàn)對(duì)象體系的智能控制。當(dāng)嵌入式系統(tǒng)變成一個(gè)獨(dú)立應(yīng)用產(chǎn)品時(shí)，可將嵌入性理解為內(nèi)部嵌有微處理器或計(jì)算機(jī)。

“計(jì)算機(jī)〞是對(duì)象系統(tǒng)智能化控制的根本保證。隨著單片機(jī)向MCU、SoC發(fā)展，片內(nèi)計(jì)算機(jī)外圍電路、接口電路、控制單元日益增多，“專用計(jì)算機(jī)系統(tǒng)〞蛻變成為“內(nèi)含微處理器〞的現(xiàn)代電子系統(tǒng)。與傳統(tǒng)的電子系統(tǒng)相比較，現(xiàn)代電子系統(tǒng)由于內(nèi)含微處理器，能實(shí)現(xiàn)對(duì)象系統(tǒng)的計(jì)算精明能化控制能力。

“專用性〞是指在滿足對(duì)象控制要求及環(huán)境要求下的軟硬件裁剪性。嵌入式系統(tǒng)的軟、硬件配置必需依據(jù)嵌入對(duì)象的要求，設(shè)計(jì)成專用的嵌入式應(yīng)用系統(tǒng)。

3.簡(jiǎn)述嵌入式系統(tǒng)發(fā)展各階段的特點(diǎn)。

（1）無(wú)操作系統(tǒng)階段：使用簡(jiǎn)便、價(jià)格低廉；（2）簡(jiǎn)單操作系統(tǒng)階段：初步具有了一定的兼容性和擴(kuò)展性，內(nèi)核精良且效率高，大大縮短了開發(fā)周期，提高了開發(fā)效率。

（3）實(shí)時(shí)操作系統(tǒng)階段：系統(tǒng)能夠運(yùn)行在各種不同類型的微處理器上，具備了文件和目錄管理、設(shè)備管理、多任務(wù)、網(wǎng)絡(luò)、圖形用戶界面GraphicUserInterface，GUI）等功能，并提供了大量的應(yīng)用程序接口ApplicationProgrammingInterface，API），從而使應(yīng)用軟件的開發(fā)變得更加簡(jiǎn)單。

（4）面向Internet階段：進(jìn)入21世紀(jì)，Internet技術(shù)與信息家電、工業(yè)控制技術(shù)等的結(jié)合日益緊湊，嵌入式技術(shù)與Internet技術(shù)的結(jié)合正在推動(dòng)著嵌入式系統(tǒng)的飛速發(fā)展

4.簡(jiǎn)述嵌入式系統(tǒng)的發(fā)展趨勢(shì)。

（1）新的微處理器層出不窮，精簡(jiǎn)系統(tǒng)內(nèi)核，優(yōu)化關(guān)鍵算法，降低功耗和軟硬件成本。（2）Linux、WindowsCE、PalmOS等嵌入式操作系統(tǒng)迅速發(fā)展。（3）嵌入式系統(tǒng)的開發(fā)成了一項(xiàng)系統(tǒng)工程，開發(fā)廠商不僅要提供嵌入式軟硬件系統(tǒng)本身，同時(shí)還要提供強(qiáng)大的硬件開發(fā)工具和軟件支持包。

5.簡(jiǎn)述SOC和IP核的區(qū)別。

SOC是指在單芯片上集成數(shù)字信號(hào)處理器、微控制器、存儲(chǔ)器、數(shù)據(jù)轉(zhuǎn)換器、接口電路等電路模塊，可以直接實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理等功能。IP核是指具有知識(shí)產(chǎn)權(quán)的、功能具體、接口規(guī)范、可在多個(gè)集成電路設(shè)計(jì)中重復(fù)使用的功能模塊，是實(shí)現(xiàn)系統(tǒng)芯片（SOC）的基本構(gòu)件。

6.簡(jiǎn)述嵌入式計(jì)算機(jī)系統(tǒng)硬件層的組成和功能。

硬件層中包含嵌入式微處理器、存儲(chǔ)器（SDRAM、ROM、Flash等）、通用設(shè)備接口和I/O接口（A/D、D/A、I/O等）。

（1）嵌入式微處理器是嵌入式系統(tǒng)硬件層的核心，嵌入式微處理器將通用CPU中大量由板卡完成的任務(wù)集成到芯片內(nèi)部，從而有利于系統(tǒng)設(shè)計(jì)趨于小型化、高效率和高可靠性

（2）嵌入式系統(tǒng)的存儲(chǔ)器包含Cache、主存儲(chǔ)器和輔助存儲(chǔ)器，用來(lái)存放和執(zhí)行代碼。

（3）與外界交互所需要的通用設(shè)備接口

7.簡(jiǎn)述cache的功能與分類。

（1）Cache是一種位于主存儲(chǔ)器和嵌入式微處理器內(nèi)核之間的快速存儲(chǔ)器陣列，存放的是最近一段時(shí)間微處理器使用最多的程序代碼和數(shù)據(jù)。在需要進(jìn)行數(shù)據(jù)讀取操作時(shí)，微處理器盡可能的從Cache中讀取數(shù)據(jù)，而不是從主存中讀取，減小存儲(chǔ)器（如主存和輔助存儲(chǔ)器）給微處理器內(nèi)核造成的存儲(chǔ)器訪問(wèn)瓶頸，提高微處理器和主存之間的數(shù)據(jù)傳輸速率，使處理速度更快，實(shí)時(shí)性更強(qiáng)

（2）Cache一般集成在嵌入式微處理器內(nèi)，可分為數(shù)據(jù)Cache、指令Cache或混合Cache，Cache的存儲(chǔ)容量大小依不同處理器而定。

8.簡(jiǎn)述嵌入式計(jì)算機(jī)系統(tǒng)中間層的組成和功能。

中間層也稱為硬件抽象層（HardwareAbstractLayer，HAL）或板級(jí)支持包（BoardSupportPackage，BSP），位于硬件層和軟件層之間，將系統(tǒng)上層軟件與底層硬件分開開來(lái)。

BSP作為上層軟件與硬件平臺(tái)之間的接口，需要為操作系統(tǒng)提供操作和控制具體硬件的方法。不同的操作系統(tǒng)具有各自的軟件層次結(jié)構(gòu)，BSP需要為不同的操作系統(tǒng)提供特定的硬件接口形式。BSP使上層軟件開發(fā)人員無(wú)需關(guān)心底層硬件的具體狀況，根據(jù)BSP層提供的接口即可進(jìn)行開發(fā)。

BSP是一個(gè)介于操作系統(tǒng)和底層硬件之間的軟件層次，包括了系統(tǒng)中大部分與硬件聯(lián)系緊湊的軟件模塊。BSP一般包含相關(guān)底層硬件的初始化、數(shù)據(jù)的輸入／輸出操作和硬件設(shè)備的配置等功能。

9.簡(jiǎn)述嵌入式計(jì)算機(jī)系統(tǒng)系統(tǒng)軟件層的組成和功能。

系統(tǒng)軟件層尋常包含有實(shí)時(shí)多任務(wù)操作系統(tǒng)（Real-timeOperationSystem，RTOS）、文件系統(tǒng)、圖形用戶接口（GraphicUserInterface，GUI）、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成。（1）嵌入式操作系統(tǒng)（EmbeddedOperatingSystem，EOS）

EOS負(fù)責(zé)嵌入式系統(tǒng)的軟件、硬件的資源分派、任務(wù)調(diào)度，控制協(xié)調(diào)。（2）文件系統(tǒng)

嵌入式文件系統(tǒng)與通用操作系統(tǒng)的文件系統(tǒng)不完全一致，主要提供文件存儲(chǔ)、檢索和更新等功能，一般不提供保護(hù)和加密等安全機(jī)制。(3）圖形用戶接口（GUI）

GUI使用戶可以通過(guò)窗口、菜單、按鍵等方式來(lái)便利地操作計(jì)算機(jī)或者嵌入式系統(tǒng)。

10.簡(jiǎn)述RTOS的定義與特點(diǎn)。

RTOS是指能夠在指定或者確定的時(shí)間內(nèi)完成系統(tǒng)功能和對(duì)外部或內(nèi)部、同步或異步時(shí)間做出響應(yīng)的系統(tǒng)，系統(tǒng)能夠處理和存儲(chǔ)控制系統(tǒng)所需要的大量數(shù)據(jù)。特點(diǎn)：（1）約束性

RTOS任務(wù)的約束包括時(shí)間約束、資源約束、執(zhí)行順序約束和性能約束。（2）可預(yù)計(jì)性

可預(yù)計(jì)性是指RTOS完成實(shí)時(shí)任務(wù)所需要的執(zhí)行時(shí)間應(yīng)是可知的。（3）可靠性（4）交互性

11.常用的RTOS調(diào)度技術(shù)有哪些？各有什么特點(diǎn)？（1）搶占式調(diào)度和非搶占式調(diào)度

搶占式調(diào)度尋常是優(yōu)先級(jí)驅(qū)動(dòng)的調(diào)度。每個(gè)任務(wù)都有優(yōu)先級(jí)，任何時(shí)候具有最高優(yōu)先級(jí)且已啟動(dòng)的任務(wù)先執(zhí)行。搶占式調(diào)度實(shí)時(shí)性好、反應(yīng)快，調(diào)度算法相對(duì)簡(jiǎn)單，可優(yōu)先保證高優(yōu)先級(jí)任務(wù)的時(shí)間約束，其缺點(diǎn)是上下文切換多。而非搶占式調(diào)度是指不允許任務(wù)在執(zhí)行期間被中斷，任務(wù)一旦占用微處理器就必需執(zhí)行完畢或自愿放棄，其優(yōu)點(diǎn)是上下文切換少，缺點(diǎn)是微處理器有效資源利用率低，可調(diào)度性不好。

(2）靜態(tài)表驅(qū)動(dòng)策略和優(yōu)先級(jí)驅(qū)動(dòng)策略

靜態(tài)表驅(qū)動(dòng)策略是一種離線調(diào)度策略，指在系統(tǒng)運(yùn)行前根據(jù)各任務(wù)的時(shí)間約束及關(guān)聯(lián)關(guān)系，采用某種探尋策略生成一張運(yùn)行時(shí)刻表。在系統(tǒng)運(yùn)行時(shí)，調(diào)度器只需根據(jù)這張時(shí)刻表啟動(dòng)相應(yīng)的任務(wù)即可。

優(yōu)先級(jí)驅(qū)動(dòng)策略指依照任務(wù)優(yōu)先級(jí)的高低確定任務(wù)的執(zhí)行順序。優(yōu)先級(jí)驅(qū)動(dòng)策略又分為靜態(tài)優(yōu)先級(jí)調(diào)度策略和動(dòng)態(tài)優(yōu)先級(jí)調(diào)度策略。靜態(tài)優(yōu)先級(jí)調(diào)度是指任務(wù)的優(yōu)先級(jí)分派好之后，在任務(wù)的運(yùn)行過(guò)程中，優(yōu)先級(jí)不會(huì)發(fā)生改變。靜態(tài)優(yōu)先級(jí)調(diào)度又稱為固定優(yōu)先級(jí)調(diào)度。動(dòng)態(tài)優(yōu)先級(jí)調(diào)度是指任務(wù)的優(yōu)先級(jí)可以隨著時(shí)間或系統(tǒng)狀態(tài)的變化而發(fā)生變化。

12.馮諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)各有什么特點(diǎn)？

（1）哈佛結(jié)構(gòu)的主要特點(diǎn)是將程序和數(shù)據(jù)存儲(chǔ)在不同的存儲(chǔ)空間中，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是兩個(gè)相互獨(dú)立的存儲(chǔ)器，每個(gè)存儲(chǔ)器獨(dú)立編址、獨(dú)立訪問(wèn)。

（2）馮·諾依曼結(jié)構(gòu)的計(jì)算機(jī)由CPU和存儲(chǔ)器構(gòu)成，其程序和數(shù)據(jù)共用一個(gè)存儲(chǔ)空間，程序指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置；采用單一的地址及數(shù)據(jù)總線，程序指令和數(shù)據(jù)的寬度一致。程序計(jì)數(shù)器（PC）是CPU內(nèi)部指示指令和數(shù)據(jù)的存儲(chǔ)位置的寄放器

13.RISC架構(gòu)與CISC架構(gòu)相比有什么優(yōu)點(diǎn)？

繁雜指令集計(jì)算機(jī)（ComplexInstructionSetComputer，CISC）；精簡(jiǎn)指令集計(jì)算機(jī)（ReducedInstructionSetComputer，RISC）

RISC優(yōu)點(diǎn):(1)結(jié)構(gòu)更加簡(jiǎn)單合理，從而提高運(yùn)算效率;(2)優(yōu)先選取使用頻率最高的、很有用但不繁雜的指令，避免使用繁雜指令;(3)固定指令長(zhǎng)度，減少指令格式和尋址方式種類；(4)指令之間各字段的劃分比較一致，各字段的功能也比較規(guī)整；(5)采用Load/Store指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在寄放器之間進(jìn)行；(6)增加CPU中通用寄放器數(shù)量，算術(shù)規(guī)律運(yùn)算指令的操作數(shù)都在通用寄放器中存取；(7)大部分指令控制在一個(gè)或小于一個(gè)機(jī)器周期內(nèi)完成；(8)以硬布線控制規(guī)律為主，不用或少用微碼控制；(9)采用高級(jí)語(yǔ)言編程，重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。

14.簡(jiǎn)述流水線技術(shù)的基本概念。

流水線技術(shù)的基本概念是將一個(gè)重復(fù)的時(shí)序分解成若干個(gè)子過(guò)程，而每一個(gè)子過(guò)程都可有效地在其專用功能段上與其他子過(guò)程同時(shí)執(zhí)行。

15.試說(shuō)明指令流水線的執(zhí)行過(guò)程。

在流水線技術(shù)中，流水線要求可分成若干相互聯(lián)系的子過(guò)程，實(shí)現(xiàn)子過(guò)程的功能所需時(shí)間盡可能相等。形成流水處理，需要一段準(zhǔn)備時(shí)間。指令流發(fā)生不能順序執(zhí)行時(shí)，會(huì)使流水線過(guò)程中斷，再形成流水線過(guò)程則需要時(shí)間。（執(zhí)行、取操作數(shù)、指令譯碼、取指令）

16.大端存儲(chǔ)法與小端存儲(chǔ)法有什么不同？對(duì)存儲(chǔ)數(shù)據(jù)有什么要求與影響？

小端：較高的有效字節(jié)存放在較高的的存儲(chǔ)器地址，較低的有效字節(jié)存放在較低的存儲(chǔ)器地址。大端：較高的有效字節(jié)存放在較低的存儲(chǔ)器地址，較低的有效字節(jié)存放在較高的存儲(chǔ)器地址。

其次章

1、ARM微處理器的特點(diǎn)

A體積小、低功耗、低成本、高性能；

B支持Thumb(16位)/ARM（犯位）雙指令集，能很好地兼容8位/16位器件；C大量使用寄放器，指令執(zhí)行速度更快；D大多數(shù)數(shù)據(jù)操作都在寄放器中完成；E尋址方式靈活簡(jiǎn)單、執(zhí)行效率高。

2、畫出ARM體系結(jié)構(gòu)方框圖，并說(shuō)明各部分功能（23）

1．ALU

ARM體系結(jié)構(gòu)的ALU與常用的ALU規(guī)律結(jié)構(gòu)基本一致，由兩個(gè)操作數(shù)鎖存器、加法器、規(guī)律功能、結(jié)果及零檢測(cè)規(guī)律構(gòu)成。ALU的最小數(shù)據(jù)通路周期包含寄放器讀時(shí)間、移位器延遲、ALU延遲、寄放器寫建立時(shí)間、雙相時(shí)鐘間非重疊時(shí)間等幾部分。2．桶形移位寄放器

ARM采用了32×32位桶形移位寄放器，左移／右移n位、環(huán)移n位和算術(shù)右移n位等都可以一次完成，可以有效的減少移位的延遲時(shí)間。在桶形移位寄放器中，所有的輸入端通過(guò)交織開關(guān)（Crossbar）與所有的輸出端相連。交織開關(guān)采用NMOS晶體管來(lái)實(shí)現(xiàn)。3．高速乘法器

ARM為了提高運(yùn)算速度，采用兩位乘法的方法，2位乘法可根據(jù)乘數(shù)的2位來(lái)實(shí)現(xiàn)“加－移位〞運(yùn)算。ARM的高速乘法器采用32×8位的結(jié)構(gòu)，完成32×2位乘法也只需5個(gè)時(shí)鐘周期

4．浮點(diǎn)部件

在ARM體系結(jié)構(gòu)中，浮點(diǎn)部件作為選件可根據(jù)需要選用，F(xiàn)PA10浮點(diǎn)加速器以協(xié)處理器方式與ARM相連，并通過(guò)協(xié)處理器指令的解釋來(lái)執(zhí)行。

浮點(diǎn)的Load/Store指令使用頻度要達(dá)到67％，故FPA10內(nèi)部也采用Load/Store結(jié)構(gòu)，有8個(gè)80位浮點(diǎn)寄放器組，指令執(zhí)行也采用流水線結(jié)構(gòu)。5．控制器

ARM的控制器采用硬接線的可編程規(guī)律陣列PLA，其輸入端有14根、輸出端有40根，分散控制Load/Store多路、乘法器、協(xié)處理器以及地址、寄放器ALU和移位器。6．寄放器

ARM內(nèi)含37個(gè)寄放器，包括31個(gè)通用32位寄放器和6個(gè)狀態(tài)寄放器7、分析ARM11的內(nèi)核結(jié)構(gòu)（P26）8、分析cortex-M4處理器內(nèi)部結(jié)構(gòu)(P33)14、答：

1)用戶模式：ARM處理器正常程序執(zhí)行模式;2)快速中斷模式：用于高速數(shù)據(jù)傳輸或通道處理;3)外部中斷模式：用于通用的中斷處理;4)管理模式：操作系統(tǒng)使用的保護(hù)模式;

5)數(shù)據(jù)訪問(wèn)終止模式：當(dāng)數(shù)據(jù)或指令預(yù)取終止時(shí)進(jìn)入該模式，可用于虛擬存儲(chǔ)及存儲(chǔ)保護(hù);

6)系統(tǒng)模式：運(yùn)行具有特權(quán)的操作系統(tǒng)任務(wù);

7)未定義指令中止模式：當(dāng)未定義的指令執(zhí)行時(shí)進(jìn)入該模式，可用于支持硬件協(xié)處理器的軟件仿真。15、

RM微處理器有哪幾種工作狀態(tài)？各工作狀態(tài)有什么特點(diǎn)

答：ARM處理器有32位ARM和16位Thumb兩種工作狀態(tài)。在32位ARM狀態(tài)下執(zhí)行字對(duì)齊的ARM指在16位Thumb狀態(tài)下執(zhí)行半字對(duì)齊的Thumb指令。16、

試分析ARM寄放器組織結(jié)構(gòu)圖，并說(shuō)明寄放器分組與功能。

答：1．通用寄放器

通用寄放器（R0～R15）可分成不分組寄放器R0～R7、分組寄放器R8～R14和程序計(jì)數(shù)器R15三類。（1）不分組寄放器R0～R7

不分組寄放器R0～R7是真正的通用寄放器，可以工作在所有的處理器模式下，沒(méi)有隱含的特別用途。（2）分組寄放器R8～R14

分組寄放器R8～R14取決于當(dāng)前的處理器模式，每種模式有專用的分組寄放器用于快速異常處理（3）程序計(jì)數(shù)器R15

讀程序計(jì)數(shù)器：讀PC主要用于快速地對(duì)鄰近的指令和數(shù)據(jù)進(jìn)行位置無(wú)關(guān)尋址，包括程序中的位置無(wú)關(guān)轉(zhuǎn)移。

寫程序計(jì)數(shù)器：寫R15的尋常結(jié)果是將寫到R15中的值作為指令地址，并以此地址發(fā)生轉(zhuǎn)移。

2程序狀態(tài)寄放器

寄放器R16用作程序狀態(tài)寄放器CPSR（當(dāng)前程序狀態(tài)寄放器）。在所有處理器模式下都可以訪問(wèn)CPSR。17、

簡(jiǎn)述程序狀態(tài)寄放器的位功能

ARM微處理器支持哪幾種運(yùn)行模式？各運(yùn)行模式有什么特點(diǎn)？

（1）條件碼標(biāo)志

N、Z、C、V（Negative、Zero、Carry、oVerflow）均為條件碼標(biāo)志位（ConditionCodeFlags），它們的內(nèi)容可被算術(shù)或規(guī)律運(yùn)算的結(jié)果所改變，并且可以決定某條指令是否被執(zhí)行。CPSR中的條件碼標(biāo)志可由大多數(shù)指令檢測(cè)以決定指令是否執(zhí)行。在ARM狀態(tài)下，絕大多數(shù)的指令都是有條件執(zhí)行的。在Thumb狀態(tài)下，僅有分支指令是有條件執(zhí)行的。

尋常條件碼標(biāo)志通過(guò)執(zhí)行比較指令（CMN、CMP、TEQ、TST）、一些算術(shù)運(yùn)算、規(guī)律運(yùn)算和傳送指令進(jìn)行修改。

條件碼標(biāo)志的尋常含義如下：

●N：假使結(jié)果是帶符號(hào)二進(jìn)制補(bǔ)碼，那么，若結(jié)果為負(fù)數(shù)，則N=1；若結(jié)果為正數(shù)或0，則N＝0。●Z：若指令的結(jié)果為0，則置1（尋常表示比較的結(jié)果為“相等〞），否則置0。C：可用如下4種方法之一設(shè)置：

一－加法（包括比較指令CMN）。若加法產(chǎn)生進(jìn)位（即無(wú)符號(hào)溢出），則C置1；否則置0。一－減法（包括比較指令CMP）。若減法產(chǎn)生借位（即無(wú)符號(hào)溢出），則C置0；否則置1。一－對(duì)于結(jié)合移位操作的非加法／減法指令，C置為移出值的最終1位。一－對(duì)于其他非加法／減法指令，C尋常不改變?！馰：可用如下兩種方法設(shè)置，即

一－對(duì)于加法或減法指令，當(dāng)發(fā)生帶符號(hào)溢出時(shí)，V置1，認(rèn)為操作數(shù)和結(jié)果是補(bǔ)碼形式的帶符號(hào)整數(shù)。

一－對(duì)于非加法／減法指令，V尋常不改變。（3）控制位

程序狀態(tài)寄放器PSR（ProgramStatusRegister）的最低8位I、F、T和M[4：0]用作控制位。當(dāng)異常出現(xiàn)時(shí)改變控制位。處理器在特權(quán)模式下時(shí)也可由軟件改變。

?a．中斷阻止位

I：置1，則阻止IRQ中斷；F：置1，則阻止FIQ中斷。

?b．T位

T=0指示ARM執(zhí)行；T=1指示Thumb執(zhí)行。

?c．模式控制位

M4、M3、M2、Ml和M0（M[4:0]）是模式位，決定處理器的工作模式。20、ARM體系結(jié)構(gòu)支持幾種類型的異常，并說(shuō)明其異常處理模式和優(yōu)先級(jí)狀態(tài)？答，支持7種類型的異常

異常處理過(guò)程：（進(jìn)入異常）PC→LR，CPRS→SPSR，設(shè)置CPSR的運(yùn)行模式位，跳轉(zhuǎn)到相應(yīng)的異常處理程序，（異常返回）LR→PC，SPSR→CPSR，若在進(jìn)入異常處理時(shí)設(shè)置中斷阻止位，要在此明白，復(fù)位異常處理程序不需要返回。

Reset＞數(shù)據(jù)中指＞快速中斷請(qǐng)求（ＦＩＱ）＞中斷請(qǐng)求（IRQ）＞指令預(yù)取中止＞未定義指令和軟件中止。、

21、簡(jiǎn)述異常類型的含義?（1）復(fù)位

?當(dāng)處理器的復(fù)位電平有效時(shí)，產(chǎn)生復(fù)位異常，ARM處理器立刻中止執(zhí)行當(dāng)前指令。復(fù)位后，ARM處

理器在阻止中斷的管理模式下，程序跳轉(zhuǎn)到復(fù)位異常處理程序處執(zhí)行（從地址0x00000000或0xFFFF0000開始執(zhí)行指令）。?（2）未定義指令異常

?當(dāng)ARM處理器或協(xié)處理器遇到不能處理的指令時(shí)，產(chǎn)生未定義指令異常。當(dāng)ARM處理器執(zhí)行協(xié)處理

器指令時(shí)，它必需等待任一外部協(xié)處理器應(yīng)答后，才能真正執(zhí)行這條指令。若協(xié)處理器沒(méi)有響應(yīng)，就會(huì)出現(xiàn)未定義指令異常。若試圖執(zhí)行未定義的指令，也會(huì)出現(xiàn)未定義指令異常。未定義指令異常可用于在沒(méi)有物理協(xié)處理器（硬件）的系統(tǒng)上，對(duì)協(xié)處理器進(jìn)行軟件仿真，或在軟件仿真時(shí)進(jìn)行指令擴(kuò)展。?（3）軟件中斷異常（SoftWareInterrupt，SWI）

?軟件中斷異常由執(zhí)行SWI指令產(chǎn)生，可使用該異常機(jī)制實(shí)現(xiàn)系統(tǒng)功能調(diào)用，用于用戶模式下的程序調(diào)

用特權(quán)操作指令，以請(qǐng)求特定的管理（操作系統(tǒng)）函數(shù)。?（4）指令預(yù)取中止

?若處理器預(yù)取指令的地址不存在，或該地址不允許當(dāng)前指令訪問(wèn)，存儲(chǔ)器會(huì)向處理器發(fā)出存儲(chǔ)器中止

（Abort）信號(hào)，但當(dāng)預(yù)取的指令被執(zhí)行時(shí)，才會(huì)產(chǎn)生指令預(yù)取中止異常。?（5）數(shù)據(jù)中止（數(shù)據(jù)訪問(wèn)存儲(chǔ)器中止）

?若處理器數(shù)據(jù)訪問(wèn)指令的地址不存在，或該地址不允許當(dāng)前指令訪問(wèn)時(shí)，產(chǎn)生數(shù)據(jù)中止異常。存儲(chǔ)器

系統(tǒng)發(fā)出存儲(chǔ)器中止信號(hào)。響應(yīng)數(shù)據(jù)訪問(wèn)（加載或存儲(chǔ)）激活中止，標(biāo)記數(shù)據(jù)為無(wú)效。在后面的任何指令或異常改變CPU狀態(tài)之前，數(shù)據(jù)中止異常發(fā)生。?（6）外部中斷請(qǐng)求（IRQ）異常

?當(dāng)處理器的外部中斷請(qǐng)求引腳有效，且CPSR中的I位為0時(shí)，產(chǎn)生IRQ異常。系統(tǒng)的外設(shè)可通過(guò)該

異常請(qǐng)求中斷服務(wù)。IRQ異常的優(yōu)先級(jí)比FIQ異常的低。當(dāng)進(jìn)入FIQ處理時(shí)，會(huì)屏蔽掉IRQ異常。?（7）快速中斷請(qǐng)求（FIQ）異常

?當(dāng)處理器的快速中斷請(qǐng)求引腳有效，且CPSR中的F位為0時(shí)，產(chǎn)生FIQ異常。FIQ支持?jǐn)?shù)據(jù)傳送和

通道處理，并有足夠的私有寄放器。

22、簡(jiǎn)述ARM微處理器處理異常的操作過(guò)程。

1、將下一條指令的地址存入相應(yīng)連接寄放器LR，以便程序在處理異常返回時(shí)能從正確的位置重新開始執(zhí)行。若異常是從ARM狀態(tài)進(jìn)入，LR寄放器中保存的是下一條指令的地址（當(dāng)前PC＋4或PC＋8，與異常的類型有關(guān)）；若異常是從Thumb狀態(tài)進(jìn)入，則在LR寄放器中保存當(dāng)前PC的偏移量，這樣，異常處理程序就不需要確定異常是從何種狀態(tài)進(jìn)入的。例如：在軟件中斷異常SWI，指令MOVPC，R14_svc總是返回到下一條指令，不管SWI是在ARM狀態(tài)執(zhí)行，還是在Thumb狀態(tài)執(zhí)行。2、將CPSR復(fù)制到相應(yīng)的SPSR中。

3、根據(jù)異常類型，強(qiáng)制設(shè)置CPSR的運(yùn)行模式位。

4、強(qiáng)制PC從相關(guān)的異常向量地址取下一條指令執(zhí)行，從而跳轉(zhuǎn)到相應(yīng)的異常處理程序處。24、說(shuō)明存儲(chǔ)器映射I/O的特點(diǎn)。

I/O口使用特定的存儲(chǔ)器地址，當(dāng)從這些地址加載（用于輸入）或向這些地址存儲(chǔ)（用于輸出）時(shí)，完成I/O功能。加載和存儲(chǔ)也可用于執(zhí)行控制功能，代替或者附加到正常的輸入或輸出功能。然而，存儲(chǔ)器映射I/O位置的行為尋常不同于對(duì)一個(gè)正常存儲(chǔ)器位置所期望的行為。例如，從一個(gè)正常存儲(chǔ)器位置兩次連續(xù)的加載，每次返回的值一致。而對(duì)于存儲(chǔ)器映射I/O位置，第2次加載的返回值可以不同于第1次加載的返回值43、

簡(jiǎn)述ARMAMBA接口結(jié)構(gòu)與功能。

AMBA有AHB（AdvancedHigh-performanceBus，先進(jìn)高性能總線）、ASB（AdvancedSystemBus，先進(jìn)系統(tǒng)總線）和APB（AdvancedPeripheralBus，先進(jìn)外圍總線）等三類總線。

?ASB是目前ARM常用的系統(tǒng)總線，用來(lái)連接高性能系統(tǒng)模塊，支持突發(fā)（Burst）方式數(shù)據(jù)傳送。?AHB不但支持突發(fā)方式的數(shù)據(jù)傳送，還支持分開式總線事務(wù)處理，以進(jìn)一步提高總線的利用效率。

特別在高性能的ARM架構(gòu)系統(tǒng)中，AHB有逐步取代ASB的趨勢(shì)，例如在ARM1020E處理器核

中。

?APB為外圍宏單元提供了簡(jiǎn)單的接口，也可以把APB看作ASB的余部。

?AMBA通過(guò)測(cè)試接口控制器TIC（TestInterfaceController）提供了模塊測(cè)試的途徑，允許外部測(cè)

試者作為ASB總線的主設(shè)備來(lái)分別測(cè)試AMBA上的各個(gè)模塊。

?AMBA中的宏單元也可以通過(guò)JTAG方式進(jìn)行測(cè)試。雖然AMBA的測(cè)試方式通用性稍差些，但其

通過(guò)并行口的測(cè)試比JTAG的測(cè)試代價(jià)也要低些。

44.簡(jiǎn)述ARMJTAG調(diào)試接口結(jié)構(gòu)、電路與功能。

ARMJTAG調(diào)試接口的結(jié)構(gòu)如圖2.7.2所示。它由測(cè)試訪問(wèn)端口TAP（TestAccessPort）控制器、旁路（Bypass）寄放器、指令寄放器、數(shù)據(jù)寄放器以及與JTAG接口兼容的ARM架構(gòu)處理器組成。處理器的每個(gè)引腳都有一個(gè)移位寄放單元（邊界掃描單元（BSC，BoundaryScanCell）），它將JTAG電路與處理器核規(guī)律電路聯(lián)系起來(lái)，同時(shí)，隔離了處理器核規(guī)律電路與芯片引腳。所有邊界掃描單元構(gòu)成了邊界掃描寄放器BSR，該寄放器電路僅在進(jìn)行JTAG測(cè)試時(shí)有效，在處理器核正常工作時(shí)無(wú)效。（1）JTAG的控制寄放器

①測(cè)試訪問(wèn)端口TAP控制器對(duì)嵌入在ARM處理器核內(nèi)部的測(cè)試功能電路進(jìn)行訪問(wèn)控制，是一個(gè)同步狀態(tài)機(jī)。通過(guò)測(cè)試模式選擇TMS和時(shí)鐘信號(hào)TCK來(lái)控制其狀態(tài)轉(zhuǎn)移，實(shí)現(xiàn)IEEE1149.1標(biāo)準(zhǔn)所確定的測(cè)試規(guī)律電路的工作時(shí)序。

②指令寄放器是串行移位寄放器，通過(guò)它可以串行輸入執(zhí)行各種操作的指令。

③數(shù)據(jù)寄放器組是一組串行移位寄放器。操作指令被串行裝入由當(dāng)前指令所選擇的數(shù)據(jù)寄放器，隨著操作的進(jìn)行，測(cè)試結(jié)果被串行移出

第三章

2簡(jiǎn)述S3C2410A存儲(chǔ)器控制器的特性。特性：

●支持小／大端（通過(guò)軟件選擇）。

●地址空間：每個(gè)bank有128MB（總共有8個(gè)bank，共1GB）。

●除bank0只能是16/32位寬之外，其他bank都具有可編程的訪問(wèn)位寬（8/16/32位）。●總共有8個(gè)存儲(chǔ)器bank（bank0～bank7）：一其中6個(gè)用于ROM，SRAM等；

一剩下2個(gè)用于ROM，SRAM，SDRAM等?！?個(gè)固定的存儲(chǔ)器bank（bank0～bank6）起始地址?！褡罱K一個(gè)bank（bank7）的起始地址是可調(diào)整的?！褡罱K兩個(gè)bank（bank6和bank7）的大小是可編程的?！窨偩€訪問(wèn)周期可以通過(guò)插入外部等待來(lái)擴(kuò)展?！裰С諷DRAM的自刷新和掉電模式。

●所有存儲(chǔ)器bank的訪問(wèn)周期都是可編程的。

3畫出S3C2410A復(fù)位后的存儲(chǔ)器映射圖，并分析不同存儲(chǔ)器的地址范圍。（P69-70）S3C2410A復(fù)位后，存儲(chǔ)器的映射狀況如圖3.2.1所示，bank6和bank7對(duì)應(yīng)不同大小存儲(chǔ)器時(shí)的地址范圍參見表3.2.1。

4試分析復(fù)位電路的工作過(guò)程。

工作過(guò)程：在系統(tǒng)上電時(shí)，通過(guò)電阻R108向電容C162充電，當(dāng)C162兩端的電壓未達(dá)到高電平的門限電壓時(shí)，RESET端輸出為高電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)C162兩端的電壓達(dá)到高電平的門限電壓時(shí)，RESET端輸出為低電平，系統(tǒng)進(jìn)入正常工作狀態(tài)。當(dāng)用戶按下按鈕RESET時(shí)，C162兩端的電荷被放掉，RESET端輸出為高電平，系統(tǒng)進(jìn)入復(fù)位狀態(tài)，再重復(fù)以上的充電過(guò)程，系統(tǒng)進(jìn)入正常工作狀態(tài)。

6簡(jiǎn)述S3C2410A時(shí)鐘電路的特點(diǎn)。

特點(diǎn)：產(chǎn)生CPU所需的FCLK時(shí)鐘信號(hào)。AHB總線外圍設(shè)備所需的HCLK時(shí)鐘信號(hào)，以及APB總線外圍設(shè)備所需的PCLK時(shí)鐘信號(hào)。微處理器的主時(shí)鐘可以由外部時(shí)鐘源提供，也可以由外部振蕩器提供?！馩M[3:2]=00時(shí)，MPLL和UPLL的時(shí)鐘均選擇外部晶體振蕩器；

●OM[3:2]=0l時(shí)，MPLL的時(shí)鐘選擇外部晶體振蕩器；UPLL選擇外部時(shí)鐘源●OM[3:2]=10時(shí)，MPLL的時(shí)鐘選擇外部時(shí)鐘源；UPLL選擇外部晶體振蕩器；●OM[3:2]=11時(shí)，MPLL和UPLL的時(shí)鐘均選擇外部時(shí)鐘源。

7S3C2410A的電源管理模塊具有哪幾種工作模式？各有什么特點(diǎn)？●正常模式：在這個(gè)模式，由于所有外圍設(shè)備都處于開啟狀態(tài)，因此功耗達(dá)到最大。若不需要定時(shí)器，那么用戶可以斷開定時(shí)器的時(shí)鐘，以降低功耗

●慢速模式：稱無(wú)PLL模式，在慢速模式不使用PLL，而使用外部時(shí)鐘（XTIPLL或EXTCLK）直接作為S3C2410A中的FCLK。在這種模式下，功耗大小僅取決外部時(shí)鐘的頻率，功耗與PLL無(wú)關(guān)。

●空閑模式：電源管理模塊只斷開CPU內(nèi)核的時(shí)鐘（FCLK），但仍為所有其他外圍設(shè)備提供時(shí)鐘。空閑模式降低了由CPU內(nèi)核產(chǎn)生的功耗。任何中斷請(qǐng)求可以從空閑模式喚醒CPU。

●掉電模式：電源管理模塊斷開內(nèi)部電源。除喚醒規(guī)律以外，CPU和內(nèi)部規(guī)律都不會(huì)產(chǎn)生功耗。激活掉電模式需要兩個(gè)獨(dú)立的電源，一個(gè)電源為喚醒規(guī)律供電；另一個(gè)為包括CPU在內(nèi)的其他內(nèi)部規(guī)律供電，并且這個(gè)電源開／關(guān)可以控制。在掉電模式下，為CPU和內(nèi)部規(guī)律供電的其次個(gè)電源將關(guān)斷。通過(guò)EINT[15:0]或RTC報(bào)警中斷可以從掉電模式喚醒S3C2410A。

13S3C2410A與配置I/O口相關(guān)的寄放器有哪些？各自具有什么功能？

15簡(jiǎn)述ARM系統(tǒng)中的中斷處理過(guò)程。處理過(guò)程：（1）保存現(xiàn)場(chǎng)。(2）模式切換。（3）獲取中斷服務(wù)子程序地址。(4）多個(gè)中斷請(qǐng)求處理。（5）中斷返回，恢復(fù)現(xiàn)場(chǎng)。

17試按功能對(duì)S3C2410A的中斷源進(jìn)行分類。

19簡(jiǎn)述采用DMA方式進(jìn)行數(shù)據(jù)傳輸?shù)倪^(guò)程。過(guò)程：

（1）外設(shè)向DMA控制器發(fā)出DMA請(qǐng)求。（2）DMA控制器向CPU發(fā)出總線請(qǐng)求信號(hào)。

（3）CPU執(zhí)行完現(xiàn)行的總線周期后，向DMA控制器發(fā)出響應(yīng)請(qǐng)求的回復(fù)信號(hào)。（4）CPU將控制總線、地址總線及數(shù)據(jù)總線讓出，由DMA控制器進(jìn)行控制。（5）DMA控制器向外部設(shè)備發(fā)出DMA請(qǐng)求回復(fù)信號(hào)。（6）進(jìn)行DMA傳送。

（7）數(shù)據(jù)傳送完畢，DMA控制器通過(guò)中斷請(qǐng)求線發(fā)出中斷信號(hào)。CPU在接收到中斷信號(hào)后，轉(zhuǎn)人中斷處理程序進(jìn)行后續(xù)處理。

（8）中斷處理終止后，CPU返回到被中斷的程序繼續(xù)執(zhí)行。CPU重新獲得總線控制權(quán)。

20簡(jiǎn)述S3C2410A的DMA控制器功能。

S3C2410A有4個(gè)DMA控制器。每個(gè)DMA控制器可以處理以下4種狀況：（1）源和目的都在系統(tǒng)總線上；

（2）源在系統(tǒng)總線上，目的在外圍總線上；（3）源在外圍總線上，目的在系統(tǒng)總線上；（4）源和目的都在外圍總線上。

S3C2410A每個(gè)DMA通道有9個(gè)控制寄放器，4個(gè)通道共有36個(gè)寄放器。每個(gè)DMA通道的9個(gè)控制寄放器中有6個(gè)用于控制DMA傳輸，另外3個(gè)用于監(jiān)控DMA控制器的狀態(tài)。

21S3C2410A的DMA通道有幾個(gè)控制寄放器？各自具有什么功能？

（1）DMA初始化源寄放器（DISRC）

DMA初始化源寄放器（DISRC）用于存放要傳輸?shù)脑磾?shù)據(jù)的起始地址。（2）DMA初始化源控制寄放器（DISRCC）

DMA初始化源控制寄放器（DISRCC）用于控制源數(shù)據(jù)在AHB總線還是APB總線上并控制地址增長(zhǎng)方式

3）DMA初始化目標(biāo)地址寄放器（DIDST），

DMA初始化目標(biāo)地址寄放器（DIDST）用于存放傳輸目標(biāo)的起始地址。（4）DMA初始化目標(biāo)控制寄放器（DIDSTC）

DMA初始化目標(biāo)控制寄放器（DIDSTC）用于控制目標(biāo)位于AHB總線還是APB總線上，并控制地址增長(zhǎng)方式。

（5）DMA控制寄放器（DCON）

有4個(gè)DMA控制寄放器（DCON）（DCON0～DCON3）（6）DMA狀態(tài)寄放器（DSTAT）

DMA狀態(tài)寄放器（DSTAT）保存DMA0～DMA3計(jì)數(shù)寄放器狀態(tài)。（7）DMA當(dāng)前源寄放器（DCSRC）

DMA當(dāng)前源寄放器（DCSRC）用于保存DMAn的當(dāng)前源地址。n的當(dāng)前目標(biāo)地址。（8）DMA當(dāng)前目標(biāo)寄放器（DCDST）

DMA當(dāng)前目標(biāo)寄放器（DCDST）用于保存DMAn的當(dāng)前目標(biāo)地址。（9）DMA屏蔽觸發(fā)寄放器（DMASKTRIG）

DMA屏蔽觸發(fā)寄放器（DMASKTRIG）控制DMA0～DMA3觸發(fā)狀態(tài)。

第四章

1、簡(jiǎn)述存儲(chǔ)器系統(tǒng)層次結(jié)構(gòu)及特點(diǎn)。

層次結(jié)構(gòu)：組成為6個(gè)層次的金字塔形的層次結(jié)構(gòu)，特點(diǎn)：上面一層的存儲(chǔ)器作為下一層存儲(chǔ)器的高速緩存。

2、簡(jiǎn)述cache的分類與功能。

Cache可以分為統(tǒng)一cache和獨(dú)立的數(shù)據(jù)／程序cache。

在一個(gè)存儲(chǔ)系統(tǒng)中，指令預(yù)取時(shí)和數(shù)據(jù)讀寫時(shí)使用同一個(gè)cache，這時(shí)稱系統(tǒng)使用統(tǒng)一的cache。假使在一個(gè)存儲(chǔ)系統(tǒng)中，指令預(yù)取時(shí)使用的一個(gè)cache，數(shù)據(jù)讀寫時(shí)使用的另一個(gè)cache，各自是獨(dú)立的，這時(shí)稱系統(tǒng)使用了獨(dú)立的cache，用于指令預(yù)取的cache稱為指令cache，用于數(shù)據(jù)讀寫的cache稱為數(shù)據(jù)cache。3、簡(jiǎn)述MMU的功能。

功能：

（1）虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。采用了頁(yè)式虛擬存儲(chǔ)管理，它把虛擬地址空間分成一個(gè)個(gè)固定大小的塊，每一塊稱為一頁(yè)，把物理內(nèi)存的地址空間也分成同樣大小的頁(yè)。MMU實(shí)現(xiàn)的就是從虛擬地址到物理地址的轉(zhuǎn)換。

（2）存儲(chǔ)器訪問(wèn)權(quán)限的控制。（3）設(shè)置虛擬存儲(chǔ)空間的緩沖的特性。

4、簡(jiǎn)述內(nèi)存映射概念。

MMU（MemoryManageUnit,存儲(chǔ)管理單元）在CPU和物理內(nèi)存之間進(jìn)行地址轉(zhuǎn)換，將地址從規(guī)律空間映射到物理空間，這個(gè)轉(zhuǎn)換過(guò)程一般稱為內(nèi)存映射。

5、簡(jiǎn)述嵌入式系統(tǒng)內(nèi)存段、大頁(yè)、小頁(yè)、微小頁(yè)、域的含義。

段（section）大小為1MB的內(nèi)存塊；大頁(yè)（LargePages）大小為64KB的內(nèi)存塊；小頁(yè)（SmallPages）大小為4KB的內(nèi)存塊；微小頁(yè)（TinyPages）大小為1KB的內(nèi)存塊。微小頁(yè)只能以1KB大小為單位不能再細(xì)分，而大頁(yè)和小頁(yè)有些狀況下可以在進(jìn)一步的劃分，大頁(yè)可以分成大小為16KB的子頁(yè)，小頁(yè)可以分成大小為1KB的子頁(yè)。MMU中的域指的是一些段、大頁(yè)或者小頁(yè)的集合。每個(gè)域的訪問(wèn)控制特性都是由芯片內(nèi)部的寄放器中的相應(yīng)控制位來(lái)控制的。例如在ARM嵌入式系統(tǒng)中，每個(gè)域的訪問(wèn)控制特性都是由CP15中的寄放器C3中的兩位來(lái)控制的。

6、簡(jiǎn)述在嵌入式系統(tǒng)中I/O操作被映射成存儲(chǔ)器操作的含義。

I/O操作尋常被映射成存儲(chǔ)器操作，即輸入／輸出是通過(guò)存儲(chǔ)器映射的可尋址外圍寄放器和中斷輸入的組合來(lái)實(shí)現(xiàn)的。I/O的輸出操作可通過(guò)存儲(chǔ)器寫入操作實(shí)現(xiàn)；I/O的輸入操作可通過(guò)存儲(chǔ)器讀取操作實(shí)現(xiàn)。這些存儲(chǔ)器映射的I/O空間不滿足cache所要求的特性，不能使用cache技術(shù)，一些嵌入式系統(tǒng)使用存儲(chǔ)器直接訪問(wèn)（DMA）實(shí)現(xiàn)快速存儲(chǔ)。

7、簡(jiǎn)述嵌入式系統(tǒng)存儲(chǔ)設(shè)備的分類。

存儲(chǔ)器：1．按在系統(tǒng)中的地位分類，可分為主存儲(chǔ)器（MainMemory簡(jiǎn)稱內(nèi)存或主存）和輔助存儲(chǔ)器（AuxiliaryMemory，SecondaryMemory，簡(jiǎn)稱輔存或外存）。2．按存儲(chǔ)介質(zhì)分類，可分為磁存儲(chǔ)器（MagneticMemory），半導(dǎo)體存儲(chǔ)器、光存儲(chǔ)器（OpticalMemory）及激光光盤存儲(chǔ)器（LaserOpticalDisk）。3．按信息存取方式分類，分為隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，RAM）和只讀存儲(chǔ)器（ReadOnlyMemory，ROM）。

8、簡(jiǎn)述存儲(chǔ)器的組織和結(jié)構(gòu)。

存儲(chǔ)器的容量是描述存儲(chǔ)器的最基本參數(shù)。存儲(chǔ)器的表示并不唯一，有不同表示方法，每種有不同的數(shù)據(jù)寬度。在存儲(chǔ)器內(nèi)部，數(shù)據(jù)是存放在二維陣列存儲(chǔ)單元中。陣列以二維的形式存儲(chǔ)，給出的n位地址被分成行地址和列地址（n＝r十c）。嵌入式存儲(chǔ)器尋常由ROM、RAM、EPROM等組成，一般采用存儲(chǔ)密度較大的存儲(chǔ)器芯片，存儲(chǔ)容量與應(yīng)用的軟件大小相匹配。

10、簡(jiǎn)述NORFlash與NANDFlash的區(qū)別。

區(qū)別：1、NORFlash把整個(gè)存儲(chǔ)區(qū)分成若干個(gè)扇區(qū)（Sector），而NANDFlash把整個(gè)存儲(chǔ)區(qū)分成若干個(gè)塊（Block），可以對(duì)以塊或扇區(qū)為單位的內(nèi)存單元進(jìn)行擦寫和再編程。2、NANDFlash執(zhí)行擦除操作是十分簡(jiǎn)單的，而NOR型內(nèi)存則要求在進(jìn)行擦除前先要將目標(biāo)塊內(nèi)所有的位都寫為0。3、由于擦除NORFlash時(shí)是以64～128KB為單位的塊進(jìn)行的，執(zhí)行一個(gè)寫入／擦除操作的時(shí)間為5s，與此相反，擦除NANDFlash是以8～32KB的塊進(jìn)行的，執(zhí)行一致的操作最多只需要4ms。4、NORFlash的讀速度比NANDFlash

稍快一些，NANDFlash的寫入速度比NORFlash快好多。NANDFlash的隨機(jī)讀取能力差，適合大量數(shù)據(jù)的連續(xù)讀取。5、除了NORFlash的讀，F(xiàn)lashMemory的其他操作不能像RAM那樣，直接對(duì)目標(biāo)地址進(jìn)行總線操作。6、NORFlash帶有SRAM接口，有足夠的地址引腳來(lái)尋址，可以很簡(jiǎn)單地存取其內(nèi)部的每一個(gè)字節(jié)。NANDFlash地址、數(shù)據(jù)和命令共用8位總線/16位總線，每次讀寫都要使用繁雜的I/O接口串行地存取數(shù)據(jù)，8位總線/16位總線用來(lái)傳送控制、地址和資料信息。7、NANDFlash讀和寫操作采用512B的塊，基于NAND的閃存可以取代硬盤或其他塊設(shè)備。8、NORFlash容量尋常在1MB～8MB之間。而NANDFlash用在8MB以上的產(chǎn)品當(dāng)中。NORFlash主要應(yīng)用在代碼存儲(chǔ)介質(zhì)中，NANDFlash適用于資料存儲(chǔ)。9、所有FlashMemory器件存在位交換現(xiàn)象，使用NANDFlash的時(shí)候，同時(shí)使用EDC/ECC（錯(cuò)誤探測(cè)／錯(cuò)誤改正）算法，以確保可靠性。10、NANDFlash中的壞塊是隨機(jī)分布的，NANDFlash需要對(duì)介質(zhì)進(jìn)行初始化掃描以發(fā)現(xiàn)壞塊，并將壞塊標(biāo)記為不可用。11、應(yīng)用程序可以直接在NORFlash內(nèi)運(yùn)行，NORFlash的傳輸效率很高，但是很低的寫入和擦除速度大大影響了它的性能。NANDFlash結(jié)構(gòu)可以達(dá)到高存儲(chǔ)密度，并且寫入和擦除的速度也很快，應(yīng)用NANDFlash的困難在于需要特別的系統(tǒng)接口。12、在NORFlash上運(yùn)行代碼不需要任何的軟件支持。在NANDFlash上進(jìn)行同樣操作時(shí)，尋常需要驅(qū)動(dòng)程序（MTD），NANDFlash和NORFlash在進(jìn)行寫入和擦除操作時(shí)都需要MTD。

11、簡(jiǎn)述Flash存儲(chǔ)器在嵌入式系統(tǒng)中的用途。

Flashmemory（閃速存儲(chǔ)器）是嵌入式系統(tǒng)中重要的組成部分，用來(lái)存儲(chǔ)程序和數(shù)據(jù)，掉電后數(shù)據(jù)不會(huì)丟失。但在使用FlashMemory時(shí)，必需根據(jù)其自身特性，對(duì)存儲(chǔ)系統(tǒng)進(jìn)行特別設(shè)計(jì)，以保證系統(tǒng)的性能達(dá)到最優(yōu)。

12、簡(jiǎn)述CF卡的內(nèi)部結(jié)構(gòu)和工作模式。

CF卡有3種工作模式：PC卡ATAI/O模式、PC卡ATA存儲(chǔ)模式和實(shí)IDE模式。結(jié)構(gòu)：

15、簡(jiǎn)述S3C2410ANANDFlash控制器的基本特性。特性：

●NANDFlash模式：支持讀／擦除／編程N(yùn)ANDFlash存儲(chǔ)器。

●自動(dòng)啟動(dòng)模式：復(fù)位后，啟動(dòng)代碼被傳送到Steppingstone中。傳送完畢后，啟動(dòng)代碼在Steppingstone中執(zhí)行。

●具有硬件ECC產(chǎn)生模塊（硬件生成校驗(yàn)碼和通過(guò)軟件校驗(yàn)）。

●在NANDFlash啟動(dòng)后，Steppingstone4KB內(nèi)部SRAM緩沖器可以作為其他用途使用。●NANDFlash控制器不能通過(guò)DMA訪問(wèn)，可以使用LDM/STM指令來(lái)代替DMA操作。

16、分析S3C2410ANANDFlash控制器內(nèi)部結(jié)構(gòu)，并簡(jiǎn)述其功能。

（STN型LCD抖動(dòng)模式寄放器）是一個(gè)可讀／寫的寄放器，地址為0x4D00004C，復(fù)位后的初始值為0x00000，建議用戶將其值設(shè)置為0x12210。（11）TPAL。TPAL（TFT型LCD臨時(shí)調(diào)色板寄放器）是一個(gè)可讀／寫的寄放器，地址為0x4D000050，復(fù)位后的初始值為0x00000000，寄放器的數(shù)據(jù)是下一幀的圖象數(shù)據(jù)。（12）LCD中斷寄放器：①LCDINTPND（LCD中斷判斷寄放器）是一個(gè)可讀/寫寄放器，地址為0X4D000054，復(fù)位后的初始值為0x0。②LCDSRCPND（LCD中斷源判斷寄放器）是一個(gè)可讀/寫寄放器，地址為0X4D000058，復(fù)位后的初始值為0x0。③LCDINTMSK（LCD中斷屏蔽寄放器）是一個(gè)可讀/寫寄放器，地址為0X4D00005C，復(fù)位后的初始值為0x3。（13）LPCSEL（LPC3600模式控制寄放器）是一個(gè)可讀/寫寄放器，地址是0X4D000060，初始化值是0x4。32.簡(jiǎn)述電阻觸摸屏的結(jié)構(gòu)與工作原理。

結(jié)構(gòu)：最上層是一層外表面經(jīng)過(guò)硬化處理、光滑防刮的塑料層，內(nèi)表面也涂有一層導(dǎo)電層（ITO或鎳金）；基層采用一層玻璃或薄膜，內(nèi)表面涂有叫作ITO的透明導(dǎo)電層；在兩層導(dǎo)電層之間有大量細(xì)小（小于千分之一英寸）的透明隔離點(diǎn)把它們隔開絕緣。

工作原理：在每個(gè)工作面的兩條邊線上各涂一條銀膠，稱為該工作面的一對(duì)電極，一端加5V電壓，一端加0V，在工作面的一個(gè)方向上形成均勻連續(xù)的平行電壓分布。當(dāng)給X方向的電極對(duì)施加一確定的電壓，而Y方向電極對(duì)不加電壓時(shí)，在x平行電壓場(chǎng)中，觸點(diǎn)處的電壓值可以在Y＋（或Y—）電極上反映出來(lái)，通過(guò)測(cè)量Y＋電極對(duì)地的電壓大小，通過(guò)A/D轉(zhuǎn)換，便可得知觸點(diǎn)的X坐標(biāo)值。同理，當(dāng)給Y電極對(duì)施加電壓，而X電極對(duì)不加電壓時(shí)，通過(guò)測(cè)量X＋電極的電壓，通過(guò)A/D轉(zhuǎn)換便可得知觸點(diǎn)的Y坐標(biāo)。34．試分析S3C2410A內(nèi)部觸摸屏接口的結(jié)構(gòu)與功能。

觸摸屏接口包含1個(gè)外部晶體管控制規(guī)律和1個(gè)帶有中斷產(chǎn)生規(guī)律的ADC接口規(guī)律，它使用控制信號(hào)nYPON、YMON、nXPON和XMON控制并選擇觸摸屏面板，使用模擬信號(hào)AIN[7]和AIN[5]分別連接X(jué)方向和Y方向的外部晶體管。35.述使用觸摸屏的配置過(guò)程。

（1）通過(guò)外部晶體管將觸摸屏引腳連接到S3C2410A上；

（2）選擇分開的X/Y位置轉(zhuǎn)換模式或者自動(dòng)（順序）X/Y位置轉(zhuǎn)換模式，來(lái)獲取X/Y位置；（3）設(shè)置觸摸屏接口為等待中斷模式；

（4）假使中斷發(fā)生，將激活相應(yīng)的轉(zhuǎn)換過(guò)程（X/Y位置分開轉(zhuǎn)換模式或者X/Y位置自動(dòng)（順序）轉(zhuǎn)換模式）；

（5）得到X/Y位置的正確值以后，返回等待中斷模式。36.S3C2410A與觸摸屏接口有幾種接口模式？各有什么特點(diǎn)

S3C2410A與觸摸屏接口有5種接口模式。（1）普通的A/D轉(zhuǎn)換模式，在普通的A/D轉(zhuǎn)換模式，AUTO_PST=0，XY_PST=0。（2）分開的X/Y位置轉(zhuǎn)換模式，分開的X/Y位置轉(zhuǎn)換模式由X位置模式和Y位置模式兩種轉(zhuǎn)換模式組成。（3）自動(dòng)（順序）X/Y位置轉(zhuǎn)換模式，當(dāng)ADCTSC寄放器的AUTO_PST=1和XY_PST=0時(shí)進(jìn)入自動(dòng)（順序）X/Y位置轉(zhuǎn)換模式模式。（4）等待中斷模式，當(dāng)ADCTSC寄放器的XY_PST=3時(shí)，進(jìn)入等待中斷模式模式。在等待中斷模式，等待觸筆點(diǎn)下。（5）待機(jī)模式（StandbyMode），當(dāng)ADCCON寄放器的STDBM位設(shè)置為1時(shí)，進(jìn)入待機(jī)模式。進(jìn)入待機(jī)模式模式后，A/D轉(zhuǎn)換中止，ADCDAT0的XPDATA和ADCDAT1的YPDATA保持上次轉(zhuǎn)換的數(shù)值。

第六章

1.簡(jiǎn)述串行數(shù)據(jù)的通信模式。

串行數(shù)據(jù)通信模式有單工通信、半雙工通信和全雙工通信3種基本的通信模式。單工通信：數(shù)據(jù)僅能從設(shè)備A到設(shè)備B進(jìn)行單一方向的傳輸。半雙工通信：數(shù)據(jù)可以從設(shè)備A到設(shè)備B進(jìn)行傳輸，也可以從設(shè)備B到設(shè)備A進(jìn)行傳輸，但不能在同一時(shí)刻進(jìn)行雙向傳輸。全雙工通信：數(shù)據(jù)可以在同一時(shí)刻從設(shè)備A傳輸?shù)皆O(shè)備B，或從設(shè)備B傳輸?shù)皆O(shè)備A，即可以同時(shí)雙向傳輸。2.簡(jiǎn)述串行通信同步通信和異步通信的特點(diǎn)。

異步通信時(shí)數(shù)據(jù)是一幀一幀傳送的，每幀數(shù)據(jù)包含有起始位（〞0〞）、數(shù)據(jù)位、奇偶校驗(yàn)位和中止位（〞1〞），

每幀數(shù)據(jù)的傳送靠起始位來(lái)同步。一幀數(shù)據(jù)的各位代碼間的時(shí)間間隔是固定的，而相鄰兩幀的數(shù)據(jù)其時(shí)間間隔是不固定的。在異步通信的數(shù)據(jù)傳送中，傳輸線上允許空字符。為了提高通信效率可以采用同步通信方式。同步傳輸采用字符塊的方式，減少每一個(gè)字符的控制和錯(cuò)誤檢測(cè)數(shù)據(jù)位，因而可以具有較高的傳輸速率。同步通信方式不僅在字符的本身之間是同步的，而且在字符與字符之間的時(shí)序依舊是同步的，即同步方式是將大量的字符聚集成一字符塊后，在每塊信息（往往稱之為信息幀）之前要加上1～2個(gè)同步字符，字符塊之后再參與適當(dāng)?shù)腻e(cuò)誤檢測(cè)數(shù)據(jù)才傳送出去。在同步通信時(shí)必需連續(xù)傳輸，不允許有間隙，在傳輸線上沒(méi)有字符傳輸時(shí)，要發(fā)送專用的〞空閑〞字符或同步字符。3.簡(jiǎn)述RS-232C接口的規(guī)格、信號(hào)、引腳功能和基本連接方式。（1）RS-232C接口規(guī)格：狀態(tài)電壓范圍規(guī)律名稱L（低電平）-25V～-3V1SPACEH（高電平）+3V～+25V0MARK（2）RS-232C接口信號(hào)：CD：載波檢測(cè)。主要用于Modem通知計(jì)算機(jī)其處于在線狀態(tài)，即Modem檢測(cè)到撥號(hào)音。RXD：接收數(shù)據(jù)線。用于接收外部設(shè)備送來(lái)的數(shù)據(jù)。TXD：發(fā)送數(shù)據(jù)線。用于將計(jì)算機(jī)的數(shù)據(jù)發(fā)送給外部設(shè)備。DTR：數(shù)據(jù)終端就緒。當(dāng)此引腳高電平日，通知Modem可以進(jìn)行數(shù)據(jù)傳輸，計(jì)算機(jī)已經(jīng)準(zhǔn)備好。SG：信號(hào)地。DSR：數(shù)據(jù)設(shè)備就緒。此引腳為高電平日，通知計(jì)算機(jī)Modem已經(jīng)準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)通信。RTS請(qǐng)求發(fā)送。此引腳由計(jì)算機(jī)來(lái)控制，用以通知Modem馬上傳送數(shù)據(jù)至計(jì)算機(jī)；否則，Modem將收到的數(shù)據(jù)暫時(shí)放人緩沖區(qū)中。CTS清除發(fā)送。此引腳由Modem控制，用以通知計(jì)算機(jī)將要傳送的數(shù)據(jù)送至Mo-dem。RI：振鈴提醒。Modem通知計(jì)算機(jī)有呼叫進(jìn)來(lái)，是否接聽呼叫由計(jì)算機(jī)決定。（3）RS-232C的基本連接方式：計(jì)算機(jī)利用RS-232C接口進(jìn)行串口通信，有簡(jiǎn)單連接和完全連接兩種連接方式。簡(jiǎn)單連接又稱三線連接，即只連接發(fā)送數(shù)據(jù)線、接收數(shù)據(jù)線和信號(hào)地，5.簡(jiǎn)述UART的字符傳輸格式。

包括線路空閑狀態(tài)（高電平）、起始位（低電平）、5～8位數(shù)據(jù)位、校驗(yàn)位（可選）和中止位（位數(shù)可以是1、1.5或2位）。這種格式通過(guò)起始位和中止位來(lái)實(shí)現(xiàn)字符的同步。UART內(nèi)部一般具有配置寄放器，通過(guò)該寄放器可以配置數(shù)據(jù)位數(shù)（