cadence安裝原理庫建庫和Concept

本文格式為Word版，下載可任意編輯——cadence安裝原理庫建庫和Concept

CadenceSPB15.5使用手冊本手冊僅供交流，甘振華20230207

一、CadenceSPB15.5安裝方法：

先在安裝盤路徑設(shè)置cadence_license文件夾，將cadence15.5源文件的

crack文件夾中l(wèi)icense.lic文件拷貝至cadence_license文件夾里。

設(shè)置環(huán)境變量：

LM_LICENSE_FILE=******\\license.lic,指向此SPB15.5的LIC路徑。

開啟安裝源文件disk1，運(yùn)行setup.exe，接受協(xié)議，直接安裝products。

LicenseManager信息為空，直接Next。

填寫用戶信息。

Controlfile為空，直接Next。

設(shè)置安裝路徑。

Products全選。

設(shè)置工作文件夾路徑。

IntelliCAD可選件，可任選是否安裝。

FootprintViewer設(shè)為默認(rèn)。

安裝文件夾設(shè)為默認(rèn)，點擊Next開始安裝程序。

安裝過程中………..，

兩個extension選擇默認(rèn)“否〞

確定：無license.dat警告。

確定：安裝庫提醒信息。

選擇不馬上重啟計算機(jī)，并確定需重啟信息，以便繼續(xù)安裝Cadence庫文件。

二、安裝conceptHDL原理庫

開啟源文件夾的disk4，運(yùn)行setup.exe文件，安裝conceptHDL庫文件。

庫Component的選擇，PSpice可任選。

點擊Next進(jìn)行安裝庫文件。

安裝過程中……………….

安裝終止，點擊finish。

安裝信息檢查與修正

檢查環(huán)境變量LM_LICENSE_FILE=******\\license.lic是否被更改

若選擇安裝了PSpice庫，則需修正元件庫cds.lib。

開啟安裝路徑下（D:\\Cadence\\SPB_15.5\\share\\library）的cds.lib，使用寫字板開啟編輯：

將DEFINEspiceelem./spiceelem修改為：DEFINEspice_elem./spice_elem末行留一空行并存儲。

重啟計算機(jī)，安裝終止。

三、ConceptHDL原理庫的建立

1、我們先開啟ProjectManagement,之后出現(xiàn)CadenceProductChoices這個窗口,選擇AllegroPCBLibrarian610(PCBLibrarianExpert).點擊OK,創(chuàng)立一個新的LibraryProject.

Cadence原理庫的三級結(jié)構(gòu)：

Group組操作。用好group命令可以提高畫圖效率。

a.在原理圖中框出要定義為一個組的所有元素。

b.使用GroupCopyAll（Copy）或Move命令對該組進(jìn)行操作。需要注意的是CopyAll命令可將元件，連線以及連線屬性全部復(fù)制，而Copy無法復(fù)制連線屬性。

假使你想跨頁拷貝，可新建一個窗口，重復(fù)a,b兩個步驟，將要復(fù)制的組拷入新建窗口內(nèi)。

為使圖紙明了，清白。有時需隱蔽一些屬性。如：path，可使用

Goup--Create--ByExpression并輸入path，再選擇Group—PropertyDisplay—Invisible即可。

GlobalFind查找命令。你可以通過某個元器件序號或某個網(wǎng)絡(luò)名在繁雜的原理圖中將之迅速定位。如下圖查找D10.

或選擇Net框，通過網(wǎng)絡(luò)名，即可快速定位該網(wǎng)絡(luò)。如下圖：

（6）.存盤

完成原理圖的繪制后，將原理圖存盤。

（7）.對原理圖檢查

Toolcheck命令，對報錯的的各項逐個修正。

Check通過后，將原理圖存盤。

五、網(wǎng)表文件的導(dǎo)入

1.在ConceptHDL環(huán)境下，點擊FileExportPhysical，或ProjectManager環(huán)境中按DESIGNSYNC按鈕。并選擇ExportPhysical.

彈出窗口如下圖：

設(shè)置完后單擊OK，就開始網(wǎng)表文件的導(dǎo)入操作。

若package成功,將生成網(wǎng)表文件。否則，修改錯誤直至打包成功。

2．ToolsBackAnnotate反標(biāo)注

在packager完成后和pcb板完成后，一般要對電路原理圖進(jìn)行反標(biāo)注，以使pcb與原理圖保持一致。經(jīng)過反標(biāo)后，軟件會自動給每個元器件賦予一個序號。如$location=d1?,無需手工給元器件加序號。

3．PackagerUtilities

ToolsPackagerUtilitiesBillOfMaterial生成料單.

ToolsPackagerUtilitiesNetlistReport可查看網(wǎng)表。

4.經(jīng)過網(wǎng)表文件的導(dǎo)入操作，原理圖中包含的所有設(shè)計信息將被導(dǎo)入到PCB設(shè)計文件中，以后的操作就是在***.brd文件的基礎(chǔ)上進(jìn)行，該文件存儲在：設(shè)計目錄的Project\\worklib\\Design\\physical下

4.ConceptHDL原理圖的設(shè)計

點擊DesignEntry進(jìn)入Concept-HDL。

Concept-HDL是Cadence的電路原理圖設(shè)計輸入環(huán)境

在concept中電路原理圖的設(shè)計流程

（1）Addingparts放置元器件。

使用Componentadd命令在原理圖中加元器件。

注意：為避免調(diào)出的元器件連線錯位，柵格設(shè)置要注意，Toolsoptions的Grid選項。

首先應(yīng)放入標(biāo)準(zhǔn)圖框，再在圖框內(nèi)添加所需器件。其中介紹兩個命令：

Version改變元器件符號版本

Section指定規(guī)律元器件在物理封裝中的位置。并顯示pin_number.如下圖：

對含有PPT信息的器件(PPT表包含有器件的材料代碼和封裝信息)，可以按下圖，選擇以Physical方式從PPT中調(diào)入器件。

（2）.Addingwires

a.使用WireDraw命令可在連線的同時，對該線網(wǎng)加信號名。

靠近需要連線的元件管腳處，使用shift+right鍵可以確鑿快捷地捕獲pin腳并連線。

b.使用WireRoute命令可自動完成點到點連線。

（3）.Namingwires

Concept—HDL可以通過一致信號名自動建立兩個線網(wǎng)的連接關(guān)系。

使用Wiresigname命令可標(biāo)記一根線網(wǎng)

使用Textchange命令改正和重新命名信號名。

a.總線

總線的信號名格式為〈msb..lsb>,msb指總線的最高位。Lsb指總線的最低位。當(dāng)為某根線網(wǎng)定義了總線格式的信號名后,該線將自動加粗，有別于單根信號線。

b.總線支線及其網(wǎng)絡(luò)名。

Bustap:給拆分出的總線各信號線編號，以便定義每條信號線的連接關(guān)系。

選擇命令Wire—BusTap，繪制總線分支線連接。

然后選擇命令Wire—BusTapValues,彈出BusTapRangs對話框，

填寫總線最高位，最低位和遞增率，OK后，由鼠標(biāo)單擊左鍵，釋放鼠標(biāo)左鍵；從總線最高位貫穿到總線最低位，然后單擊鼠標(biāo)左鍵，即可一次設(shè)定該部分總線支線。

BusName:Wire—BusName,給總線各支線命名的鼠標(biāo)操作也如上。

（4）.添加屬性（Property,attribute）

DisplayAttachments:顯示屬性依附關(guān)系。

指給元件和信號線添加各種屬性。下面僅介紹幾個尋常給元件添加的屬性。

a.LOCATION:定義規(guī)律元件的物理封裝編號。如d1,r5,l3?

b.JEDEC_TYPE:定義了一個規(guī)律元件的