模擬集成電路幅員設(shè)計(jì)

本文格式為Word版，下載可任意編輯——模擬集成電路幅員設(shè)計(jì)

模擬集成電路幅員設(shè)計(jì)

學(xué)號(hào)專業(yè)0810334322023

計(jì)算機(jī)及應(yīng)用

集成電路的出現(xiàn)與發(fā)展完全改變了人類的文明和人們的日常生活面目。集成電路是電子電路，它不不同于一般意義上的電子電路，它是把成千上萬(wàn)的電子元件包括晶體管，電阻，電容甚至電感集成在微小的芯片上面，正是這種奇妙的設(shè)計(jì)和制造方式使它為人類社會(huì)的進(jìn)步創(chuàng)造了空前絕后的奇跡，而使這種奇跡變?yōu)楝F(xiàn)實(shí)的是集成電路掩膜幅員設(shè)計(jì)。

模擬集成電路幅員設(shè)計(jì)

集成電路幅員是電路系統(tǒng)與集成電路工藝之間的中間環(huán)節(jié)，是一個(gè)不可少的重要環(huán)節(jié)。通過(guò)集成電路的幅員設(shè)計(jì)，可以將立體的電路系統(tǒng)變?yōu)橐粋€(gè)二維的平面圖形，再經(jīng)過(guò)工藝加工還原于基于硅材料的立體結(jié)構(gòu)。因此，幅員設(shè)計(jì)是一個(gè)上承的電路系統(tǒng)，下接集成電路芯片制造的中間橋梁，其重要性可見(jiàn)一斑。但是，集成電路幅員設(shè)計(jì)是一個(gè)令設(shè)計(jì)者感到困惑的一個(gè)環(huán)節(jié)，我們往往感到幅員設(shè)計(jì)似乎沒(méi)有什么規(guī)矩，設(shè)計(jì)的經(jīng)驗(yàn)性往往掩蓋了設(shè)計(jì)的科學(xué)性，即使是大量多年版設(shè)計(jì)經(jīng)驗(yàn)的人有時(shí)候也說(shuō)不明白為何要這樣或者那樣設(shè)計(jì)。在此，集成電路幅員設(shè)計(jì)是一門技術(shù)，它需要設(shè)計(jì)者具有電路系統(tǒng)原理與工藝制造方面的基礎(chǔ)知識(shí)。但它更需要設(shè)計(jì)者的創(chuàng)造性，空間想象力和耐性，需要設(shè)計(jì)者長(zhǎng)期工作的經(jīng)驗(yàn)和知識(shí)的積累，需要設(shè)計(jì)者對(duì)日異月新的集成電路發(fā)展密切關(guān)注和摸索。一個(gè)優(yōu)秀的幅員設(shè)計(jì)者對(duì)于開(kāi)發(fā)超性能的集成電路是極其關(guān)鍵的。在幅員的設(shè)計(jì)和學(xué)習(xí)中，我們一直會(huì)面臨匹配技術(shù)

降低寄生參數(shù)技術(shù)

熟悉電路作用（功能，頻率）

電流密度的計(jì)算（大電流和小電流的電流路徑以及電流流向）等這些基本，它們也是最重要的問(wèn)題。

幅員的設(shè)計(jì)，從半導(dǎo)體制造工藝，到最終的后模擬過(guò)程都是十分關(guān)鍵的，里面所涉及的規(guī)則有1500——2000條，一些基本問(wèn)題的解決方法和設(shè)計(jì)的調(diào)理化都將在下面提及。目錄

一半導(dǎo)體加工工藝二模擬電路幅員

三電阻,電容,二極管,雙極性晶體管四寄生參數(shù)五匹配六噪聲七平面布局八驗(yàn)證九一般技術(shù)

十cadence中幅員例子附錄一集成電路設(shè)計(jì)流程

附錄二模擬集成電路幅員設(shè)計(jì)流程附錄三集成電路制造工藝

附錄四模擬集成電路幅員設(shè)計(jì)經(jīng)驗(yàn)總結(jié)

集成電路設(shè)計(jì)流程

系統(tǒng)需求設(shè)計(jì)掩膜版芯片制芯片檢測(cè)封裝測(cè)試單晶、外延材料功能要求行為設(shè)計(jì)（VHDL）行為仿真是綜合、優(yōu)化——網(wǎng)表時(shí)序仿真是布局布線——幅員后仿真是Singoff集成電路芯片設(shè)計(jì)過(guò)程框架

模擬集成電路幅員設(shè)計(jì)流程：

閱讀研究報(bào)告理解電路原理圖了解電路的作用熟悉電流路徑晶大小知道匹配器件

明白電路中寄生，匹配，噪聲的產(chǎn)生及解決方案對(duì)幅員模塊進(jìn)行平面布局對(duì)整個(gè)幅員進(jìn)行平面布局

熟練運(yùn)用cadence軟件進(jìn)行幅員繪制Esd的保護(hù)設(shè)計(jì)進(jìn)行drc與lvs檢查

整理整個(gè)過(guò)程中的信息時(shí)刻做記錄注意在設(shè)計(jì)過(guò)程中的交流

From吉利久教授

否否否幅員檢查與驗(yàn)總體版布局布較大的功能布局布較小的功能布局布單元庫(kù)中基本單布圖規(guī)集成電路制造工藝

雙極工藝：

Cmos（p阱）工藝：

幅員設(shè)計(jì)經(jīng)驗(yàn)總結(jié)：

1查看捕獲點(diǎn)設(shè)置是否正確.08工藝為0.1,06工藝為0.05,05工藝為0.025.2Cell名稱不能以數(shù)字開(kāi)頭.否則無(wú)法做DRACULA檢查.3布局前考慮好出PIN的方向和位置

4布局前分析電路，完成同一功能的MOS管畫在一起

5對(duì)兩層金屬走向預(yù)先訂好。一個(gè)圖中柵的走向盡量一致，不要有橫有豎。

6對(duì)pin分類,vdd,vddx注意不要混淆,不同電位(襯底接不同電壓)的n井分開(kāi).混合信號(hào)的路特別注意這點(diǎn).

7在正確的路徑下(一般是進(jìn)到~/opus)開(kāi)啟icfb.

8更改cell時(shí)查看路徑,一定要在正確的library下更改,以防copy過(guò)來(lái)的cell是在其他library下,被改錯(cuò).

9將不同電位的N井找出來(lái).

10更改原理圖后一定記得checkandsave11完成每個(gè)cell后要?dú)w原點(diǎn)

12DEVICE的個(gè)數(shù)是否和原理圖一至(有并聯(lián)的管子時(shí)注意)；各DEVICE的尺寸是否和原理圖一至。一般在拿到原理圖之后，會(huì)對(duì)布局有大約的規(guī)劃，先畫DEVICE，(DIVECE之間不必用最小間距,根據(jù)經(jīng)驗(yàn)考慮連線空間留出空隙)再連線。畫DEVICE后從EXTRACTED中看參數(shù)檢驗(yàn)對(duì)錯(cuò)。對(duì)每個(gè)device器件的各端從什么方向,什么位置與其他物體連線必需先有考慮(與經(jīng)驗(yàn)及floorplan的水平有關(guān)).

13假使一個(gè)cell調(diào)用其它c(diǎn)ell，被調(diào)用的cell的vssx,vddx,vssb,vddb假使沒(méi)有和外層cell連起來(lái)，要打上PIN,否則通不過(guò)diva檢查.盡量在布局低層cell時(shí)就連起來(lái)14盡量用最上層金屬接出PIN。

15接出去的線拉到cell邊緣,布局時(shí)記得留出走線空間.16金屬連線不宜過(guò)長(zhǎng)；

17電容一般最終畫，在空檔處拼湊。18小尺寸的mos管孔可以少打一點(diǎn).

19LABEL標(biāo)識(shí)元件時(shí)不要用y0層，mapfile不認(rèn)。20管子的溝道上盡量不要走線;M2的影響比M1小.

21電容上下級(jí)板的電壓注意要均勻分布；電容的長(zhǎng)寬不宜相差過(guò)大。可以多個(gè)電阻并聯(lián).22多晶硅柵不能兩端都打孔連接金屬。23柵上的孔最好打在柵的中間位置.

24U形的mos管用整片方形的柵覆蓋diff層,不要用layergeneration的方法生成U形柵.25一般打孔最少打兩個(gè)

26Contact面積允許的狀況下,能打越多越好,特別是input/output部分,由于電流較大.但假使contact阻值遠(yuǎn)大于diffusion則不適用.傳導(dǎo)線越寬越好,由于可以減少電阻值,但也增加了電容值.

27薄氧化層是否有對(duì)應(yīng)的植入層

28金屬連接孔可以嵌在diffusion的孔中間.

29兩段金屬連接處重疊的地方注意金屬線最小寬度

30連線接頭處一定要重疊，畫的時(shí)候?qū)⒃搮^(qū)域放大可避免此錯(cuò)誤。

芯片經(jīng)過(guò)解剖拍照處理：

一硅加工工藝

晶圓制造

摻雜：離子注入，擴(kuò)散

生長(zhǎng)材料層：外延，化學(xué)氣象沉積，氧化層生長(zhǎng)，濺射，蒸發(fā)去出材料層

光刻：暗場(chǎng)圖形的加工，亮場(chǎng)圖形的加工，平坦化自對(duì)準(zhǔn)硅柵

詳細(xì)的加工過(guò)程分析：

晶圓的制造我們是把硅放入大坩堝中加熱，知道它完全溶化，在一個(gè)懸掛的旋轉(zhuǎn)子晶桿有一個(gè)小的種子晶體，稱為籽晶，這個(gè)籽晶被漸漸的下降進(jìn)入坩堝中，直到接觸溶化的

表面，一旦籽晶接觸到溶化的硅表面，坩堝的溫度就下降，逐漸的，冷卻的硅原子開(kāi)始著在籽晶上，就像形成糖的晶體一樣，隨著他們被冷卻而團(tuán)聚到一起。一旦晶體開(kāi)始生長(zhǎng)那個(gè)旋轉(zhuǎn)的籽晶桿就開(kāi)始帶著籽晶從硅熔化物中漸漸升起，十分十分慢，隨著上拉過(guò)程繼續(xù)，晶體在連續(xù)生長(zhǎng)，最終，初始的小籽晶變成一個(gè)巨大的單晶棒，坩堝中所有溶化硅都聚集在單晶棒上。接下來(lái)就是像切面包一樣，把但晶棒切成很薄的圓片，這些圓片稱為晶圓。在真正使用這些晶圓前，他們必需被清洗，拋光，平整化和缺陷檢查，我們有的集成電路芯片都是在晶圓上制造的，這些晶圓被稱為襯底材料。

雜志離子以極快的速度運(yùn)動(dòng)，徑直嵌入我們的晶圓，就子彈擊中奶酪。他們的速度越大，射入的越深。這個(gè)工藝被稱為離子注入。惋惜的是，這樣的注入方式會(huì)損傷晶格，而我們依靠一個(gè)好的晶格結(jié)構(gòu)來(lái)實(shí)現(xiàn)pn結(jié)的正常功能，必需設(shè)法使晶格恢復(fù)正常。采用退火方式可以修復(fù)晶格。即對(duì)晶圓加熱，這有助于所有原子回到原先的格點(diǎn)，回復(fù)有序的結(jié)構(gòu)。但是隨著退火，原子也向下，向四周硅中擴(kuò)散，因此開(kāi)始注入的時(shí)候可以注入得十分淺。退火引起擴(kuò)

散，擴(kuò)散引起雜志的再分布，不管怎么樣，擴(kuò)散過(guò)程必需要被充分的控制。

通過(guò)離子注入改變晶圓的表面屬性外，還希望在晶圓表面增加一個(gè)新的材料層。即外延。一些半導(dǎo)體器件為了得到正確的功能需要在其他硅層的上面制作一層質(zhì)量十分好又較薄的硅層，任何新的硅層必需與襯底的晶格想匹配，依照原先的晶向在一層硅上生長(zhǎng)另一層硅的工藝稱為外延。外延包括：化學(xué)氣象沉積——cvd，等離子加加強(qiáng)學(xué)氣象沉積——pecvd，氧化層生長(zhǎng)，濺射，蒸發(fā)（生長(zhǎng)金屬層）

去除材料層：我們將一些液態(tài)的化學(xué)試劑倒在晶圓上的時(shí)候，將會(huì)發(fā)生某些化學(xué)反應(yīng)，晶圓的表面被刻蝕。通過(guò)刻蝕工藝可以去除金屬，氧化層等。借助強(qiáng)有力的化學(xué)制品能夠去除大量材料層。對(duì)心材料層刻蝕的另一種方法是反應(yīng)離子刻蝕——rie，rie與濺射正好相反?，F(xiàn)在我們知道了如何改變，增加去除材料層，但是我們還學(xué)要對(duì)材料層的一小部分進(jìn)行處理，就是接下來(lái)的光刻。

光刻：通過(guò)在警員上覆蓋一層光刻膠，對(duì)晶圓上的指定區(qū)域驚醒加工，利用光刻膠的保護(hù)，對(duì)未進(jìn)行保護(hù)的地方進(jìn)行注入，刻蝕，濺射，蒸發(fā)。然后曝光，曝光的部分能被化學(xué)試劑溶解，即可得到我們想要的形狀。

完整步驟—：懸涂光刻膠——掩膜曝光——顯影

在集成電路設(shè)計(jì)中，無(wú)論是注入，刻蝕，或者做其他的表面加工，光刻都是加工的基礎(chǔ)，它為我們確定了加工的確定位置。每一步都需要涂光刻膠，都需要一塊掩膜板，都需要曝光，顯影，都需要處理，都需要為下一步作準(zhǔn)備而去除光刻膠，而這些僅僅是整個(gè)工藝過(guò)程中的一個(gè)工藝步驟，一個(gè)材料層，一個(gè)芯片制造可能需要20或者30個(gè)材料層。

芯片制造：暗場(chǎng)圖形與兩場(chǎng)圖形的加工——下凹與凸起圖形的加工。

人們總是希望晶體管具有盡可能快的開(kāi)關(guān)速度，晶體管的導(dǎo)通總是比關(guān)斷它需要更多的時(shí)間，這是由于要產(chǎn)生相當(dāng)大的耗盡區(qū)，另一方面對(duì)于加強(qiáng)型的長(zhǎng)效應(yīng)管，由于柵下的面積較小，開(kāi)關(guān)比較簡(jiǎn)單，但盡管如此，還是要求柵與源漏確切對(duì)準(zhǔn)。為了形成確切對(duì)準(zhǔn)，可以利用山材料作為掩膜去確切的對(duì)準(zhǔn)源漏區(qū)。柵扮演掩膜的角色，由于柵的屏蔽作用，雜質(zhì)不能

進(jìn)入柵的下面，在柵的兩邊形成了獨(dú)立的兩塊雜質(zhì)區(qū)域，這就被稱為自對(duì)準(zhǔn)硅柵。

二模擬電路幅員

要理解的是數(shù)字電路幅員與模擬電路幅員在設(shè)計(jì)形式上的基本區(qū)別。理解電路如何工作的重要性

注意你的電路設(shè)計(jì)的三個(gè)關(guān)鍵問(wèn)題

在數(shù)字ic中，你可能看到一千萬(wàn)個(gè)愛(ài)在一起的反相器，而在模擬ic上你將看不到一千萬(wàn)個(gè)放大器?？赡苤挥幸粋€(gè)放大器或者有三個(gè)。

當(dāng)你設(shè)計(jì)cmos數(shù)字芯片時(shí)，主要目標(biāo)是優(yōu)化芯片的尺寸和提高高密集度。例如，你要保證你的數(shù)字反相器要盡可能小。在模擬設(shè)計(jì)中，無(wú)論是cmos還是雙極型電路，主要目標(biāo)并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度，速度和各種功能方面的問(wèn)題。例如，布線尺寸是否滿足模擬電流消耗的要求？寄生是否、太高？匹配技術(shù)是否恰當(dāng)？另外，面積在某種程度上說(shuō)依舊是一個(gè)問(wèn)題，但不再是壓倒一切的問(wèn)題。在模擬壓模設(shè)計(jì)中，性能比尺寸更重要。

對(duì)于數(shù)字項(xiàng)目，到了一定程度，你就可以完全獨(dú)立的完成，補(bǔ)血藥與他人交流。然而，在進(jìn)行一個(gè)模擬項(xiàng)目時(shí)，你要的的第一件事就是與電路設(shè)計(jì)者交流。假使你不知道必需留出多大的面積用做屏蔽或者匹配或特別的放置方向或是需要特別地配備雙信號(hào)線以傳送差分信號(hào)，那么你怎么可能著手布置導(dǎo)線或多邊形呢？在開(kāi)始工作之前有太多的信息需要去了解。即使你已經(jīng)有了初步的平面布局設(shè)想后，在整個(gè)項(xiàng)目從頭到尾的設(shè)計(jì)中尼依舊要繼續(xù)與整個(gè)設(shè)計(jì)團(tuán)隊(duì)溝通。你要不斷的與電路設(shè)計(jì)者交換看法，傾聽(tīng)他們的看法，確保在你所能選用的各種方案中，你的電路能達(dá)到最優(yōu)性能。由于我們更加關(guān)心優(yōu)化電路性能的問(wèn)題，所以模擬幅員設(shè)計(jì)者比純粹數(shù)字幅員設(shè)計(jì)者血藥多知道一點(diǎn)有關(guān)電路的技術(shù)。他們應(yīng)當(dāng)更了解電路如何工作，更了解電壓電流以及他們相互間的關(guān)系。他們淫蕩知道為什么差分對(duì)需要相互匹配。他們應(yīng)當(dāng)學(xué)習(xí)有關(guān)信號(hào)流，降低寄生參數(shù)，電流密度，器件方位，布線需要考慮的問(wèn)題。對(duì)于剛剛從事幅員的人來(lái)說(shuō)，這一切是令人生畏的。需要了解電路技術(shù)往往會(huì)使我們感到畏懼。然而，大量專業(yè)技術(shù)都是一樣，要從一點(diǎn)一滴學(xué)起，而且學(xué)無(wú)止境。

作為幅員設(shè)計(jì)者，我們更關(guān)心的是電路的性能，更了解電壓和電流，以及它們之間的相互關(guān)系，應(yīng)當(dāng)知道為什么差分對(duì)需要匹配，應(yīng)當(dāng)知道有關(guān)信號(hào)流，降低寄生參數(shù)，電流密度，器件方位，布線需要考慮的問(wèn)題。記住，模擬幅員是在小尺寸的基礎(chǔ)上重視的是電路的性能，數(shù)字幅員重視的是電路的密集度與優(yōu)化尺寸。

每一個(gè)幅員設(shè)計(jì)者都是從這幾個(gè)問(wèn)題著手：

1.這個(gè)電路的功能是什么？（電路功能，頻率是多少，低寄生參數(shù)節(jié)點(diǎn)）

2.它需要多大的電流？大電流路徑和小電流路徑在哪里？（大，點(diǎn)電流分別在哪里，電流流入其他模塊嗎？）

3.有哪些匹配要求？？（認(rèn)出節(jié)點(diǎn)，認(rèn)出晶體管，認(rèn)出其他模塊，認(rèn)出遠(yuǎn)處部件）4.還有什么需要注意的嗎？（器件布置方面的考慮？金屬選擇？隔離要求？）

這些問(wèn)題與答案將指導(dǎo)你如何進(jìn)行幅員設(shè)計(jì)。（這些問(wèn)題可以從電路設(shè)計(jì)者得到）

1.這個(gè)電路的作用是什么？譬如一個(gè)放大器。

當(dāng)別人告知你這是一個(gè)放大器時(shí)，你的下一個(gè)問(wèn)題就是這個(gè)放大器的工作頻率是多少，它的增益是多大？

了解電路功能對(duì)幅員設(shè)計(jì)至關(guān)重要。你將會(huì)根據(jù)這些信息作出決定。電路功能的了解決定了你將如何處理一下問(wèn)題：1.絕緣2.匹配3.布局4.均衡5.覆蓋6.保護(hù)方法

7.I/O導(dǎo)線的位置8.器件分割9.平面布置等等

這些狀況的分析都是為電路供好的性能的關(guān)鍵，具體解決方法還需要深層的學(xué)習(xí)。

2.它需要多大電流？大電流路徑和小電流路徑在哪里？

理想狀況下，電路圖上會(huì)有大量解釋，告訴你電路的每一部分需要多大的電流。我們需要這個(gè)模擬模塊需要多大電流，由于它將影響大量器件的選擇，大量金屬線尺寸的選擇，并在一定程度上影響你的布置方案。而這些都是十分重要的決定。假使你的電路只需要幾百微安得電流，那么這就是一個(gè)可以不用思考的問(wèn)題，最小尺寸的金屬先也能應(yīng)付得了它。對(duì)于任何大于1或2毫安的電流，你就需要計(jì)算某些地方的電流密度了。

我們方才得知的電路只需要200微安得電流。但是，我們不能隨便放上一條最小尺寸的導(dǎo)線就能希望得到好的結(jié)果。在工藝設(shè)計(jì)手冊(cè)中有一些關(guān)于一條金屬線能安全承受多大電流的數(shù)字，這尋常用每微米多少毫安來(lái)表示。在cmos中，承受電流的能力大約為0.5毫安/微米。我們可以根據(jù)這一信息來(lái)確定能承受某一給定電流的金屬線的寬度。即——一條導(dǎo)線所能承受的電流等于金屬線的寬度誠(chéng)意電流密度。在這個(gè)例子中，告知我們總電流量是200微安，低啊牛密度是0.5毫安/微米，則可以知道導(dǎo)線的寬度是0.4微米。我們最小的金屬線寬是0.5微米。所以我們可以用最小寬度的導(dǎo)線來(lái)連接電路。

這個(gè)是我們?cè)陂_(kāi)始布置幅員所需要的關(guān)鍵信息。你可能算出0.6微米的導(dǎo)線是安全的，但是要是用0.5微米的導(dǎo)線則很不可靠。產(chǎn)品會(huì)發(fā)生我能干故障。

一個(gè)好的幅員設(shè)計(jì)者是幫助團(tuán)隊(duì)設(shè)計(jì)出絕妙和可靠穩(wěn)定產(chǎn)品的關(guān)鍵。

大電流路徑和調(diào)電流路徑在哪里？

譬如一個(gè)電路需要5毫安的電流，那么可以知道導(dǎo)線寬度為10微米，但是我們不能把這個(gè)電路都用10微米的導(dǎo)線連接起來(lái)，這樣太浪費(fèi)空間了。事實(shí)上，我們只要知道哪些傳送5毫安電流的地方菜用10微米的導(dǎo)線。電路中可能會(huì)有多跳電流路徑，每一條都有自己的電流要求。有些路徑可能只需要1毫安，有些需要10毫安，有些需要100毫安。這些大小電流路徑都需要注意，找到他們?cè)谀睦?，了解它們的重要程度?/p>

電流路徑我們知道了，但是有的連接不一定適合，譬如多個(gè)晶體管用同一電流路徑時(shí)候，導(dǎo)線放置左邊，則會(huì)出現(xiàn)瓶頸區(qū)，這樣就增大了電阻，要是把路徑暗訪在多個(gè)連接路徑的中間堆成位置，那么就會(huì)更加理想化。也就是把路徑從左邊改到頂部，電子的傳送就會(huì)分散開(kāi)來(lái)，不會(huì)那么擁擠而出現(xiàn)瓶頸現(xiàn)象，也就降低了電阻。但是，更好的就是在原來(lái)生成的路徑上包吃路徑不動(dòng)來(lái)旋轉(zhuǎn)器件單元，那樣就利用了縣城的電流滾動(dòng)路徑。

這就是知道電流的狀況后對(duì)器件布置方向所產(chǎn)生的影響。

3.有哪些匹配要求？

譬如，器件之間需要匹配到什么程度？有沒(méi)有什么特別的匹配要求？得到了所有這些問(wèn)題的答案后，你開(kāi)始理解從匹配的角度看你需要什么，然后你就采用擬需要的匹配技術(shù)。

相應(yīng)于這三個(gè)關(guān)鍵性問(wèn)題，我們應(yīng)當(dāng)盡可能多的提出各式各樣的問(wèn)題，也就是在模擬集成電路幅員設(shè)計(jì)中你必需停下來(lái)問(wèn)好多新的問(wèn)題。

詢問(wèn)和傾聽(tīng)，每當(dāng)自己有了答案，就停下來(lái)重新思考和籌劃。成功取決于自己的創(chuàng)造性，經(jīng)驗(yàn)，技巧。

另外，電路設(shè)計(jì)者所設(shè)計(jì)出來(lái)的電路并不是完美無(wú)缺的，作為幅員設(shè)計(jì)，我們應(yīng)當(dāng)時(shí)刻保持警惕，不要輕易相信電路工程師。

一個(gè)模擬電路設(shè)計(jì)者對(duì)他的設(shè)計(jì)圖并不是很有把握的。一個(gè)電路功能可以用大量不同的方法來(lái)實(shí)現(xiàn)。我們?cè)趺磥?lái)解決這這些噪聲問(wèn)題？寬度問(wèn)題？我們希望怎樣放置這些器件？我們?cè)鯓硬拍苁惯@個(gè)的電路更可靠？作為幅員設(shè)計(jì)者，需要解決好多類似的問(wèn)題。當(dāng)你看到在電路圖中有什么地方不太對(duì)頭，就要立馬停下來(lái)。永遠(yuǎn)不要想當(dāng)然，自然你會(huì)越來(lái)越在行和有經(jīng)驗(yàn)。只要你去發(fā)現(xiàn)問(wèn)題和詢問(wèn)那三個(gè)關(guān)鍵問(wèn)題，你就能領(lǐng)會(huì)人們使用的一些電路技術(shù)和知道什么電路看上去應(yīng)當(dāng)是什么樣子。電路技術(shù)在各處都一樣，所以你會(huì)一遍一遍的看到同樣的技術(shù)。你最終會(huì)發(fā)現(xiàn)錯(cuò)誤的。

作為一個(gè)好的幅員設(shè)計(jì)者，交流和傾聽(tīng)是必不可少的。

注意：高頻電路要求寄生參數(shù)較低。那么你就要考慮降低寄生參數(shù)的幅員設(shè)計(jì)技術(shù)。假使電路是一個(gè)大電流電路，那么這個(gè)大電流六國(guó)哪里？假使有大電流流過(guò)，你就必需相應(yīng)的加大金屬導(dǎo)線的尺寸。還有就是，這個(gè)電流從哪里流過(guò)？假使你用很粗的金屬線來(lái)輸送這些大電流，那么這會(huì)影響到這些大電流模塊相互間怎樣的作用。所以電流流向問(wèn)題也會(huì)影響到你器件的布置。然后就是，這個(gè)大電流是否還要流到任何其他電路模塊？一旦連接了這些問(wèn)題你接下來(lái)就可以去解決有關(guān)匹配的問(wèn)題了。

三電阻，電容，二極管，雙極型晶體管電阻

對(duì)于一致的工藝，同一材料的所有正方形的電阻都具有一致值，我們只需要計(jì)算方塊數(shù)即可。每方歐姆是ic中的電阻的基本單位。每方歐姆數(shù)值也被稱為材料的薄層電阻率。假使有了每方的具體數(shù)值，就不必再考慮材料的厚度是多少，現(xiàn)在可以改變的只有長(zhǎng)度和寬度。但是假使厚度發(fā)生了變化，則一切的計(jì)算都是無(wú)效的。但是，在一致工藝中，尋常認(rèn)為厚度是不會(huì)變的，因此，不必?fù)?dān)憂厚度變化的問(wèn)題。在同一工藝中，不管方塊的尺寸是什么，其組織都是一致的。尋常狀況下，每一個(gè)制造工藝有一個(gè)參數(shù)手冊(cè)，制造商們稱它為設(shè)計(jì)手冊(cè)或者工藝手冊(cè)，或者規(guī)則手冊(cè)。以上的每方歐姆被稱為薄層電阻或者稱為薄層電阻率。

幅員中完整電阻的計(jì)算為：體區(qū)電阻+頭區(qū)電阻+接觸區(qū)電阻+擴(kuò)展區(qū)電阻

電流密度

電流密度是材料中能夠可靠流過(guò)的電流量，這里的關(guān)鍵是可靠。粗的線能夠承受大的電流而不過(guò)熱，它可以用更長(zhǎng)的時(shí)間。同樣，窄的電阻能夠流過(guò)各種大小的電流，但問(wèn)題是能持續(xù)多長(zhǎng)時(shí)間呢？因此，我們必需選擇一個(gè)寬度，這個(gè)寬度對(duì)于流過(guò)它的電流時(shí)適合的。工藝中任何能夠被用于傳到電流的材料都有一個(gè)對(duì)應(yīng)的電流密度。假使有一材料，你希望用它傳到電流，但你不知道它的電流密度，你最好是不要用它。典型的電流密度是每微米寬度0.5毫安。

流過(guò)的最大電流=材料的電流密度*材料的寬度

對(duì)于選擇電阻的寬度，電流密度是最重要的。記住，每個(gè)設(shè)計(jì)都要去檢查電流密度，統(tǒng)統(tǒng)檢查！

電阻在加工的過(guò)程中會(huì)有誤差，其主要的誤差來(lái)源：

加工與刻蝕會(huì)引起尺寸的不確定，你可能在圖上畫的是5微米，而歸加工后得到的是4.5微米。尺寸是上下波動(dòng)的，但有一個(gè)平均的公差，圖形尺寸是4.5，或者是5.2，實(shí)際制造中會(huì)出現(xiàn)這樣的誤差，我們能承受的阻值變化量是多大，你是能否接受兩個(gè)彼此相鄰的電阻存在20%的誤差。

集成電路中任何材料都可以做電阻，但是盡管所有的材料都可以做電阻，實(shí)際上由于各種原因，只有某些材料才被用到。例如多晶硅。一般不會(huì)用新的工藝步驟來(lái)做電阻，這樣會(huì)增加成本。

一個(gè)好的幅員工程師，應(yīng)當(dāng)能夠捕獲任何可能出現(xiàn)的錯(cuò)誤，能簡(jiǎn)化電路的設(shè)計(jì)，能夠壓縮芯片尺寸或者增加電路的可靠性。把握這些技術(shù)將提高你的能力和價(jià)值。電容

電容器是一種存儲(chǔ)電荷的器件。電容的溶質(zhì)由絕緣體的厚度，介電常數(shù)一級(jí)兩塊平板相互覆蓋部分的面積決定，其中介電常數(shù)是何亮絕緣體質(zhì)量的常數(shù)。在集成電路中，電容器室無(wú)時(shí)不在的，只要有一塊導(dǎo)電材料跨過(guò)另外一塊導(dǎo)電材料就會(huì)形成一個(gè)電容。

電容式對(duì)頻率敏感的電阻，因此，電容器有時(shí)候被稱為去耦電容，或者有時(shí)候被稱為隔直電容——耦合電容

二極管

制備二極管最簡(jiǎn)單的方法是在p型襯底中摻入一些n型雜之。然而，該結(jié)構(gòu)的可控性并不理

想，由于p型襯底的摻雜濃度與n型的會(huì)不一致。假使注入的雜質(zhì)濃度適合，就可以制造出一個(gè)有用的二極管。在雙極型晶體管中，二極管的選擇依靠于電路技術(shù)，可以利用雙極型晶體管作為二極管，這樣就不必像以前那樣用一大塊p型或者n型材料來(lái)構(gòu)成基本的二極管了。雙極性晶體管由兩個(gè)二級(jí)管組成，我們就可以把其中一個(gè)極進(jìn)行短接，那么就可以得到一個(gè)二極管了。

在ic中么人機(jī)關(guān)的一個(gè)重要的左右時(shí)esd保護(hù)，即靜電釋放保護(hù)。乳溝我們正整日穿一件由90%尼龍制成的外套，當(dāng)你拿起一塊芯片的時(shí)候，你的手指可以感覺(jué)到一個(gè)尖銳的高壓電擊。這些點(diǎn)擊電壓可以高達(dá)幾千伏特。由于器件的氧化層十分薄，在這樣的電壓轟擊下，器件將會(huì)被損壞。我們?cè)诖司褪抢枚O管的正向?qū)ê头聪驌舸┨匦?。Esd靜電保護(hù)原理就是在下一級(jí)電路遭到嚴(yán)重破壞之前，二極管上的電壓已經(jīng)達(dá)到反向擊穿電壓，二極管的反向擊穿電壓大約在12v左右，一旦pn結(jié)開(kāi)始擊穿，它就會(huì)像導(dǎo)線一樣自由的導(dǎo)通電流。這樣，當(dāng)電路受到一個(gè)高壓靜電作用時(shí)，靜電電流就更簡(jiǎn)單通過(guò)二極管流入一個(gè)錯(cuò)誤的通路，再不流進(jìn)下一級(jí)電路。即使采用純的cmos工藝，也可以利用cmos晶體管本身制備二極管，它們以晶體管的形式出現(xiàn)。另一方面，在二極管的保護(hù)下，晶體管柵極的最大電壓被鉗位在12v，所以晶體管和線路上的其他器件不會(huì)受到比這個(gè)值更高的電壓。當(dāng)電壓回到正常水平日，二極管又回到了本來(lái)的功能而不再是導(dǎo)線的作用。由于引入了很高的電壓，esd二極管血藥十分防備的設(shè)置，任何一次高壓擊穿都可能燒毀一個(gè)好的電路。為了盡可能多的協(xié)防流入或者流出二極管的能量，一些人將二極管畫成環(huán)形結(jié)構(gòu)，在環(huán)形的p接觸圍繞n接觸，這樣確保了各個(gè)方向上的能量可以在盡可能短的時(shí)間內(nèi)被收集。襯底esd保護(hù)

阱e(cuò)sd保護(hù)，都是形成環(huán)結(jié)構(gòu)

四寄生參數(shù)

寄生電容：

在集成電路中沒(méi)有哪一部分的工藝是完美的。集成電路是有工藝層構(gòu)成的，一些金屬層在另一些金屬層上走線。一些晶體管挨著其他晶體管。晶體管都建立在襯底中。每當(dāng)你像這樣引入兩種不同的材料，就會(huì)c產(chǎn)生額外的電容。這樣，就好像我們要在這個(gè)電路的各個(gè)部分放上小電容似地。

寄生電阻：

一個(gè)集成電路通過(guò)導(dǎo)線，注入以及各種各樣的材料來(lái)傳送電流。無(wú)論你想讓電流流到哪里，你都要經(jīng)過(guò)傳送材料的電阻。因此你總會(huì)有不希望的寄生電阻存在。這樣就好像把一些很小的額外電阻放在了電路中。而且，寄生電阻跟寄生電容一樣，他們是無(wú)法擺脫的。這些以及其他的額外寄生參數(shù)就像是一些不希望有的實(shí)際部件。他嗎往往會(huì)減慢你電路的速度，該店電路的頻率響應(yīng)或者引起其他令人厭惡的事情發(fā)生。當(dāng)設(shè)計(jì)人員開(kāi)始設(shè)計(jì)時(shí)，他們必需考慮到這些寄生成分。

那么，這些寄生參數(shù)是從哪里來(lái)的呢？正如前面所說(shuō)，每當(dāng)你走一條導(dǎo)線或一條多晶硅或在芯片中建立任何東西，你就會(huì)產(chǎn)生某種

寄生參數(shù)。集成電路上有大量平行的導(dǎo)體，他們都是上下層相互重疊或者并排排列。只要在相鄰的地方或者在襯底中有注入物，你就會(huì)產(chǎn)生一個(gè)寄生參數(shù)。但是這些寄生參數(shù)的值很小，可他們會(huì)全部加在一起。假使你有一個(gè)對(duì)電容影響很不敏感的電路，譬如一個(gè)功率調(diào)理器或者什么，在電路中工作很穩(wěn)定，那么久沒(méi)必要擔(dān)憂這些普遍的小電容。但是，你想要電路越快，那么頻率就越高，你要設(shè)計(jì)幅員的電路速度就越高，這些電容就變得越重要。在大多數(shù)電路中，假使你不注意寄生參數(shù)，那么它就可能毀掉你的芯片。一般來(lái)說(shuō)，在模擬幅員設(shè)計(jì)的時(shí)候，不管是cmos還是雙極型，只要涉及到任何較高的頻率，那么你就必需對(duì)某些寄生參數(shù)予以注意。

什么時(shí)候應(yīng)當(dāng)注意寄生參數(shù)問(wèn)題屬于我們前面提到的三個(gè)關(guān)鍵性問(wèn)題之一?？赡芫褪且粋€(gè)問(wèn)題——這個(gè)電路時(shí)做什么用的？

譬如說(shuō)，這個(gè)電路是一個(gè)放大器，它在一定條件下給你一低昂的增益。并且這個(gè)電路工作在高頻下。你一旦知道它是個(gè)高頻電路，你就開(kāi)始問(wèn)問(wèn)題——我怎么考慮這個(gè)電路的寄生問(wèn)題？

假使你被告知某些部分的布線基色湖南各參數(shù)要小，實(shí)現(xiàn)這一點(diǎn)最簡(jiǎn)單的方法就是讓導(dǎo)線盡可能短。另一個(gè)解決放法就是依靠于可供你選擇的金屬層系統(tǒng)。

起主要作用的電容尋常是導(dǎo)線與襯底之間的電容。由于整個(gè)芯片位于襯底之上，所以任何對(duì)襯底的影響都會(huì)被帶到其他每一個(gè)部件。由于寄生參數(shù)可以把電路1的噪聲通過(guò)襯底寄生電容耦合到電路2，那么，減少電路1到襯底間的電容就減少了電路2受噪聲影響的可能性。要設(shè)法使所有的噪聲遠(yuǎn)離襯底。

尋常，襯底離得越遠(yuǎn)，形成的電容就越小。你必需細(xì)心閱讀你的工藝手冊(cè)來(lái)計(jì)算那一層金屬電容最小，特別是這些金屬層的寬度可能不同。要是電路功能告訴我們這是一個(gè)高頻電路，作為高頻電路我們要保持小的寄生參數(shù)。前面我們所談到的都是襯底電容。由于這個(gè)是很重要的，另外就是導(dǎo)線與其他電路形成的電容。

考慮一個(gè)電路，它的一條導(dǎo)線布置在另一個(gè)電路的上面，那么在這條導(dǎo)線和它下面電路的每一個(gè)部分之間就都形成了寄生電容。

在模擬電路中，我們尋常要讓敏感信號(hào)相互遠(yuǎn)離。所以，假使一個(gè)芯片上四處都是導(dǎo)線，會(huì)不如把各個(gè)電路相互隔遠(yuǎn)一些工作得那么好。假使沒(méi)有導(dǎo)線布置在電路上面，而只是布置在各個(gè)電路之間，那么寄生參數(shù)就簡(jiǎn)單控制得多。

假使你設(shè)計(jì)的是低層次的單元塊，那么選擇就比較簡(jiǎn)單了。但是，當(dāng)你開(kāi)始要把這些單元塊用導(dǎo)線連接起來(lái)時(shí)，你就要問(wèn)——這條導(dǎo)線起上面作用？然后根據(jù)導(dǎo)線功能，譬如它承載的電流由多大或者它需要什么樣的絕緣要求，作出大量幅員設(shè)計(jì)的選擇。一句話，就是要讓電路設(shè)計(jì)者來(lái)引導(dǎo)你。

每一條導(dǎo)線都伴隨著寄生電阻。而且你要根據(jù)電路的功能來(lái)處理這個(gè)寄生參數(shù)。這次我們就處于其次個(gè)問(wèn)題——它承載的電流由多大？

我們?cè)裢ㄟ^(guò)看電流密度來(lái)連接電流大小對(duì)導(dǎo)線寬度的選擇有什么影響。在這里，電流大小還影響單元至單元間連接的布線方案。

譬如，你需要有一條導(dǎo)線從一個(gè)單元連至另一個(gè)單元，它需要能承載1毫安電流。我們看工藝手冊(cè)，金屬線每微米能承載0.5毫安的電流，要承載1毫安，那么它的最小寬度就是2微米，所以我們就化一條2微米寬的導(dǎo)線。

然而，電路設(shè)計(jì)者告知很關(guān)心這條導(dǎo)線的電阻。譬如說(shuō)，這條導(dǎo)線從一端連至另一端長(zhǎng)2毫米，它的寬度是2微米，所以它的方塊數(shù)就是1000，有工藝手冊(cè)知道該導(dǎo)線的方塊值是

0.05歐，那么這條導(dǎo)線的電阻就是50歐姆。這條導(dǎo)線傳送1毫安的電流，那么在這條導(dǎo)線上的壓降就是50毫伏，假使在這條導(dǎo)線的另一端的電路對(duì)電壓的偏差十分敏感，那我們就不能這樣選擇了。當(dāng)電路設(shè)計(jì)者要求這條導(dǎo)線的壓降只能是10毫伏時(shí)候，就意味著你必需使這條導(dǎo)線的線寬是原來(lái)的5倍，所以我們需要一條是10微米寬的導(dǎo)線，而不是2微米的。這些寄生電阻參數(shù)往往在供電導(dǎo)線中影響比較明顯，由于供電導(dǎo)線尋常電流相當(dāng)大。一個(gè)電源可以有20到30毫安的電流。假使有大量電路連接到同一個(gè)電源，那就需要確定一下導(dǎo)線的尺寸，以便能傳送所需的電流。

注意：假使導(dǎo)線的壓降（IR）大于10毫伏，那么久必需跟電路設(shè)計(jì)者商榷。

一直到現(xiàn)在，我們所涉及到的主要是位于襯底上元件的寄生參數(shù)。現(xiàn)在我們看內(nèi)部?？纯次覀円r底中形成的器件。由于那里也有各種各樣的寄生參數(shù)。器件本身就具有寄生參數(shù)?，F(xiàn)在來(lái)說(shuō)一個(gè)cmos晶體管，它是位于n阱中。可以知道它具有一個(gè)由阱到襯底的電容，一個(gè)由柵到阱的電容，還有一大堆附加電容。當(dāng)源或漏上的電壓發(fā)生變化的時(shí)候，阱電容會(huì)使這一變化變慢。當(dāng)有一個(gè)電壓加到柵上時(shí)，柵電容會(huì)使它變慢。多晶硅的串聯(lián)電阻與柵電容一起形成了一個(gè)rc時(shí)間常數(shù)，它會(huì)使器件進(jìn)一步的變慢。我們可以用來(lái)減少cmos器件寄生參數(shù)的唯一技術(shù)就是減少多晶硅柵上的串聯(lián)電阻。任何其他內(nèi)部的器件寄生參數(shù)一個(gè)也沒(méi)有方法改變。假使我們降低了柵上的串聯(lián)電阻，就降低了柵的rc時(shí)間常數(shù)，從而改善了器件的速度。我們可以通過(guò)把多晶硅分為多個(gè)手指形狀，然后用導(dǎo)線將他們并聯(lián)起來(lái)以降低電阻。這一久可以降低rc時(shí)間常數(shù)的4倍（一個(gè)分為兩個(gè)）。

另外通過(guò)多個(gè)器件以及源漏共享可以大大減小cmos晶體管的寄生參數(shù)。幾乎沒(méi)有什么寄生參數(shù)是令人高興的，我們尋常希望把他們都消除掉，至少減少它們?？偠灾?，我們是圍繞前面所講的三個(gè)關(guān)鍵性問(wèn)題，并根據(jù)回復(fù)來(lái)幫助我們決定怎么樣去畫幅員。

五匹配

在匹配中，我們要理解的就是：匹配較差的電路對(duì)實(shí)際使用的影響。生產(chǎn)過(guò)程如何使器件不匹配。差分器件的布置方案。

可以用來(lái)改善匹配的技巧有哪些。改變?cè)O(shè)計(jì)如何有助于匹配。為什么差分規(guī)律需要好的布線。在一個(gè)集成電路中，值得重視的是在制造過(guò)程中出現(xiàn)偏差引起兩個(gè)器件不匹配的問(wèn)題。例如，你希望這個(gè)電阻與那個(gè)電阻箱匹配，但是，在制造時(shí)刻蝕得稍微過(guò)頭了些，為了保證匹配的最優(yōu)，你希望所有的電阻都以同樣的方式過(guò)刻蝕同樣的量。這個(gè)以及其他的匹配過(guò)程，可以由幅員工程師十分成功的完成，同樣也可能被幅員工程師成功的毀掉。（加工時(shí)候的過(guò)刻蝕與欠刻蝕）

大量年前，當(dāng)集成電路剛剛普及時(shí)，生產(chǎn)結(jié)果會(huì)有很大區(qū)別。即使你把兩個(gè)晶體管靠近放置，任然不能保證這兩個(gè)晶體管看上去工作的一樣。當(dāng)時(shí)的工藝技術(shù)不夠好，他們不能很好的控制光刻過(guò)程，也不能很好的控制注入和退火。兩個(gè)完全一致的cad幅員在被生產(chǎn)出來(lái)后，他們的作用或工作會(huì)有很大的區(qū)別。雖然你幅員的每一個(gè)東西看上去一樣，但是由于某些原因，你就無(wú)法再兩個(gè)器件中重復(fù)同樣的特性?，F(xiàn)在已經(jīng)開(kāi)發(fā)了好多幅員技術(shù)來(lái)戰(zhàn)勝這一的不足。隨著新工藝的出現(xiàn)，大量電路布重復(fù)性已經(jīng)不存在，但這并不是說(shuō)你就不必?fù)?dān)憂匹配問(wèn)題了。相反，匹配仍是個(gè)突出的問(wèn)題。

技巧高明的幅員對(duì)器件的良好匹配十分重要。在幅員中所有的技巧直接影響到電路的工作方式。

要學(xué)習(xí)好的匹配規(guī)則兵往往運(yùn)用它們，使它們?cè)谀闼械姆鶈T工作中成為你的日常習(xí)慣。你什么時(shí)候應(yīng)當(dāng)在幅員中運(yùn)用匹配技術(shù)？這個(gè)要取決于你的電路設(shè)計(jì)者。

有了所有這些日常的匹配規(guī)則，并且一旦把這些技術(shù)用于每日的幅員設(shè)計(jì)，你就能自然而然的為公司提供最好的組中產(chǎn)品。前面探討的要把同伴的器件相互鄰近。我們看到兩個(gè)類似的器件僅僅由于器件分開(kāi)造成溫度的不同就可以有不同的影響。所以我們知道要把匹配的器件靠近放置。雖然兩個(gè)匹配的器件可能已經(jīng)放在一起，但有可能右邊的那個(gè)器件正好更接近熱源，于是又遇上了不同環(huán)境的影響。所以要留心周邊器件。另外，由于不同方向上制造工藝的誤差，在屏幕上看似一致的圖形可能會(huì)有不同的實(shí)際尺寸。就cmos晶體管而言，對(duì)它影響最大的就是它的柵長(zhǎng)和柵寬。在工藝中采用的某些刻蝕方法往往在一個(gè)方向上刻蝕得快些。這就是問(wèn)題的所在，有一個(gè)器件被橫放著，這樣發(fā)生在一個(gè)晶體管寬度上的刻蝕無(wú)擦汗將會(huì)出現(xiàn)在另一個(gè)晶體管的長(zhǎng)度上。在一個(gè)紡織方向不適合的器件上可能最終得到一個(gè)很怪的長(zhǎng)度。例如，雖然最初畫的兩個(gè)器件的寬度是20，在制造完畢后一個(gè)器件的寬度最終為19.8，而它同伴的器件寬度則為20.8.盡管它們都來(lái)自你的cad工具中同一幅員庫(kù)中的同一器件，但是他們的特性仍會(huì)有很大區(qū)別。第一個(gè)簡(jiǎn)單匹配的規(guī)則是同伴器件相互靠近其次個(gè)注意周邊的器件對(duì)匹配器件的影響

第三個(gè)則是新規(guī)則必然會(huì)隨之而來(lái)——保持器件方向一致。這些在每天所畫的幅員中都會(huì)出現(xiàn)！

假使你所設(shè)計(jì)的幅員中都遵守這三條基本規(guī)則，你就確定能得到相當(dāng)好程度的幅員，另外還有具有器件性能較好的優(yōu)點(diǎn)。

但是有時(shí)候，在你試圖使所有的晶體管，電容，電阻都保持一致的方向時(shí)，由于器件的尺寸而使幅員很難實(shí)現(xiàn)。但這似乎正是你分割和重新塑造器件形狀的好時(shí)機(jī)。在把它們分割之后，你依舊要應(yīng)用這些基本的匹配規(guī)則。

有時(shí)你可能無(wú)法適合的分割你的器件，或者不允許這樣做。在這種狀況下，你對(duì)電路工作的了解程度可以對(duì)你得的幅員有所幫助。找出在這個(gè)電路中哪一個(gè)部件是最不重要的，可能只要把它們轉(zhuǎn)一個(gè)方向就能使你的幅員更小些。

譬如，可能有一個(gè)問(wèn)題器件在你的幅員中沒(méi)方法擺適合。假使你認(rèn)為這個(gè)器件兵不中要，那么可以考慮是否把它調(diào)轉(zhuǎn)一下方向。去問(wèn)電路設(shè)計(jì)者，把這個(gè)晶體管換個(gè)方向沒(méi)問(wèn)題吧！每當(dāng)你要把任何東西從電路的主方向轉(zhuǎn)90度時(shí)，就去問(wèn)一下他們。

有時(shí)候你要?jiǎng)谏竦目赡懿粌H僅是一個(gè)電路塊內(nèi)部所有的晶體管都要匹配，而且還可能在芯片的另一邊有一個(gè)晶體管也要與這些晶體管相互匹配。所以說(shuō)，電路設(shè)計(jì)者有責(zé)任把這個(gè)告訴給幅員設(shè)計(jì)者。

假使電路設(shè)計(jì)者沒(méi)有高速幅員設(shè)計(jì)者有一個(gè)晶體管要與一個(gè)模塊相匹配，那么他是自找麻煩，電路設(shè)計(jì)者應(yīng)當(dāng)明白的知道他們希望哪些匹配，并保證讓每一個(gè)人都知道。

另外的一種匹配就是——虛設(shè)器件

譬如有一排電阻，它有兩個(gè)端是漏在外面，中間的則被這兩端夾住，在加工刻蝕的時(shí)候，種種會(huì)沒(méi)有什么影響，但是兩端的就有危險(xiǎn)了，由于兩端的刻蝕環(huán)境與中間的不一樣，它會(huì)被過(guò)刻蝕，假使要求這組電阻的匹配精度的話，那么這樣是絕對(duì)不行的。

能使所有部件刻蝕得一樣的一個(gè)簡(jiǎn)單方法就是在兩端各加上一個(gè)虛設(shè)器件。我們并不是真的把這些加上的器件連接到電路中，就電路功能而言，這些額外加的器件最終一點(diǎn)用處都沒(méi)有。它們只是作為有用電阻的靠墊，以避免在兩端的過(guò)刻蝕。

把虛設(shè)器件與其他電阻儀一致的間隔放置十分重要。同樣，所有電阻都應(yīng)當(dāng)間隔一直以保證它們所處的狀況一樣。一般是左右上下都設(shè)置虛設(shè)器件，這樣的狀況會(huì)經(jīng)常出現(xiàn)，這取決于電路想要實(shí)現(xiàn)什么樣的功能和你需要什么樣的精度。這一技術(shù)不只限于電阻，其他的也適用。

但是，如何加虛設(shè)器件呢？譬如電阻，它的四周該怎么樣加呢？

還有一種需要高度匹配的電路技術(shù)就是所謂的差分規(guī)律。假使你聽(tīng)到差分兩個(gè)字，就要特別注意匹配問(wèn)題。

由于差分規(guī)律中每個(gè)信號(hào)有兩條導(dǎo)線，確定在兩條導(dǎo)線上兩個(gè)信號(hào)之間的區(qū)別就是規(guī)律狀態(tài)——0或1，信號(hào)A總是與信號(hào)B相反的，這兩個(gè)信號(hào)時(shí)在同一時(shí)間改變狀態(tài)的。為了使差分規(guī)律能很好的工作，就必需使幅員中的兩個(gè)信號(hào)線長(zhǎng)度匹配。假使兩個(gè)信號(hào)布線路徑一致，它們的寄生參數(shù)就會(huì)一樣，時(shí)間常數(shù)也會(huì)一樣。差分規(guī)律依靠于完全一致的布線。

導(dǎo)線的寄生電容和電阻會(huì)使電壓波形的上升和下降比我們希望的要慢。它們的波形實(shí)際上不像方塊那樣直上直下。往往，有些電路正好擋住了我們的布線路徑，迫使一條導(dǎo)線要比另一條導(dǎo)線長(zhǎng)?，F(xiàn)在這兩跳導(dǎo)線上電容和電阻有了顯著的區(qū)別，這樣是很不利于匹配的。假使由于導(dǎo)線的不匹配帶來(lái)寄生參數(shù)的不匹配，則會(huì)使我們的差分信號(hào)波形很不理想。在差分規(guī)律中，既有高度匹配的路徑長(zhǎng)度和連接導(dǎo)線是關(guān)鍵。正如前面所說(shuō)，你不僅要是器件之間相互匹配，俄而且還要使信號(hào)線也相互匹配。關(guān)于匹配的最終要說(shuō)的就是器件的尺寸。一般而言，我們?cè)谶x擇器件的尺寸時(shí)候要選擇較大的器件，電阻的最小寬度是0.5微米，最小長(zhǎng)度是10微米。由于由于工藝偏差對(duì)大尺寸器件產(chǎn)生的影響百分比要比小尺寸產(chǎn)生影響百分比小得多，所以尺寸較大的器件對(duì)誤差不敏感。假使你希望兩個(gè)器件匹配，你可以選擇使他們有一個(gè)適合的大尺寸。

最終，我們要知道的就是，在自己開(kāi)始畫幅員的時(shí)候，需要先坐下來(lái)好好看看電路，花一點(diǎn)時(shí)間找出你能找到的任何對(duì)稱性，假使可能找出一些對(duì)稱軸，你就先畫出半個(gè)單元的幅員，然后再把你畫的那部分幅員復(fù)制和翻轉(zhuǎn)。還要知道的就是這一小塊幅員中哪些模塊和那些部分會(huì)與總圖的其他部分交界，所以你必需對(duì)你正在工作的這個(gè)芯片或系統(tǒng)有所了解。

總結(jié)匹配規(guī)則：

1.把需要匹配的器件相互靠近（避免環(huán)境影響不統(tǒng)一）

2.使器件保持同一個(gè)方向（避免加工刻蝕的長(zhǎng)寬程度不一致）3.用虛設(shè)器件把需要匹配的包圍起來(lái)（使器件的刻蝕環(huán)境一樣）4.使導(dǎo)線上的寄生參數(shù)匹配

當(dāng)我們完成了幅員設(shè)計(jì)的時(shí)候，我們就要考慮阱連接和襯底連接了，這樣可以有效的減小噪聲干擾。然后，就是esd的保護(hù)了。幅員設(shè)計(jì)完成后，我們要做的就是在每一條導(dǎo)線和另一條導(dǎo)線之間進(jìn)行保護(hù)。當(dāng)有人用他們的手取這個(gè)芯片時(shí)可能會(huì)引起靜電電擊，這可能會(huì)毀掉一切。所以我們要給這個(gè)電擊一條簡(jiǎn)單通過(guò)的路徑而不是讓它通過(guò)我們的電路。我們不知道用手拿芯片時(shí)會(huì)碰見(jiàn)那一條引線，所以我們必需預(yù)防所有的可能性。必需有的保護(hù)電路來(lái)保護(hù)真正的電路免受esd電擊。

記住，esd電壓可能高達(dá)幾千伏。所以，由此產(chǎn)生的任何電流也會(huì)十分大，即使這只維持很短的一段時(shí)間。假使我們拿起芯片，不防備讓其中一條輸入引線電擊到一條輸出引線，在這樣的狀況下就應(yīng)當(dāng)有一條放電路徑。

由于沒(méi)有cadence，因此電路的例子不便利詳細(xì)描述，在這里，作為一個(gè)幅員設(shè)計(jì)者，所要了解的基本信息和該如何去繪制一個(gè)好的幅員已經(jīng)在這里進(jìn)一步分析了，關(guān)鍵就是在有理論的基礎(chǔ)上還要多進(jìn)行項(xiàng)目實(shí)踐，積累知識(shí)，那樣才能成為一個(gè)優(yōu)秀的幅員工程師。

在幅員中，應(yīng)當(dāng)詳細(xì)了解寄生，匹配，噪聲，esd，由于半導(dǎo)體制造工藝而引起的一些天線效應(yīng)等，還有栓鎖效應(yīng)。搞明白這些基本問(wèn)題，多與電路設(shè)計(jì)者交流，去理解電路的作用，就能為幅員設(shè)計(jì)儉約更多的時(shí)間，提高工作效率。

引用

《cmos模擬集成電路幅員設(shè)計(jì)》《半導(dǎo)體制造技術(shù)》《集成電路幅員基礎(chǔ)》

《cmoscircuitdesign，layoutandsimulation》《theartofanaloglayout》

武漢集成電路設(shè)計(jì)研究中心雷鑒銘教授，余老師，李老師，鄒博士的指導(dǎo)和講授。

要詳細(xì)了解幅員的設(shè)計(jì)過(guò)程，我們不僅要知道半導(dǎo)體的加工，前面所述的一些問(wèn)題，還應(yīng)當(dāng)熟練使用cadence，進(jìn)行實(shí)際項(xiàng)目的研究。那樣才能成為一個(gè)優(yōu)秀的幅員設(shè)計(jì)工程師。

5.每一樣?xùn)|西都對(duì)稱6.使差分規(guī)律布線一致7.使器件寬度一致8.采用尺寸較大的器件

9.總是與你的電路設(shè)計(jì)者交流10.注意鄰近的器件

六噪聲

噪聲在集成電路中是一個(gè)很大的問(wèn)題，特別是當(dāng)你的電路是一個(gè)要接收某一很弱信號(hào)的十分敏感電路，而它又位于一個(gè)進(jìn)行著各種計(jì)算，控制規(guī)律和頻繁切換的電路旁邊的時(shí)候。我們必需特別注意我們的幅員和平面布局。在混合信號(hào)芯片上處理噪聲問(wèn)題已經(jīng)變得令人頭痛。由于模擬電路和數(shù)字電路時(shí)在不同的噪聲電平上工作，所以混合信號(hào)電路的噪聲問(wèn)題最多。每當(dāng)數(shù)字規(guī)律中發(fā)生了什么事，就會(huì)產(chǎn)生一個(gè)電流脈沖，這個(gè)就是噪聲。它就像一道閃電，無(wú)論你在哪里調(diào)諧一個(gè)AM頻道，只要附近打一個(gè)閃電，你就會(huì)在無(wú)線電中聽(tīng)到噪聲。在一個(gè)芯片上也會(huì)發(fā)生同樣不斷的噪聲。數(shù)字規(guī)律的噪聲本質(zhì)上就十分大。在混合信號(hào)芯片中，你尋常試圖接收一個(gè)模擬信號(hào)，譬如一個(gè)射頻信號(hào)。這些信號(hào)很弱，很小，很純。人們?cè)谠O(shè)計(jì)中加了好多放大器來(lái)放大這些微弱信號(hào)，但是也同時(shí)放大存在于該信號(hào)周邊的不需要的噪聲。噪聲可以毀掉一個(gè)芯片。在這一章節(jié)中，我們需要注意：時(shí)序的解決方法

如何建立一個(gè)360度的屏蔽在鄰近的區(qū)域中放置一個(gè)電容主信號(hào)所產(chǎn)生的不要有不明信號(hào)

我們?cè)谠O(shè)計(jì)領(lǐng)域和幅員領(lǐng)域可以采取哪些措施來(lái)減少這些噪聲呢？1.在電路中減小信號(hào)的擺幅2.把噪聲模塊屏蔽起來(lái)

3.把噪聲模塊以外的電路也隔離起來(lái)4.注意包圍圈的嚴(yán)絲縫合

5.讓噪聲電路和恬靜電路在不同時(shí)間周期各自的工作。6.把噪聲電路和恬靜電路遠(yuǎn)離放置。7.有效的利用差分系統(tǒng)8.去耦供電軌線9.層疊供電軌線10.諧波干擾11.同軸屏蔽

良好扎實(shí)的幅員設(shè)計(jì)技術(shù)并不是一定有多么繁雜或者多么尖端，正如自己看到的，用已有的嘗試方法來(lái)解決你幅員的噪聲問(wèn)題?，F(xiàn)在，我們來(lái)分段說(shuō)明這些方法的作用！

在電路中減小信號(hào)的擺幅

信號(hào)擺幅指的是導(dǎo)線在芯片各處的電壓振幅或電壓值。例如，在一個(gè)數(shù)字電路中，0狀態(tài)由0伏來(lái)表示，而1狀態(tài)由5伏特來(lái)表示。這個(gè)電路的擺幅就是5伏。

現(xiàn)在我們假使想把這個(gè)電壓擺幅降低為2伏，就必需在觸發(fā)器每次觸發(fā)時(shí)切換較小的能量。這個(gè)相當(dāng)于直接關(guān)小噪聲發(fā)生器，即調(diào)小音量。正如前面所說(shuō)，在一個(gè)混合信號(hào)芯片中主要是要讓數(shù)字部分保持恬靜。所以，假使你能采用本質(zhì)上比較恬靜的數(shù)字規(guī)律系列，即它又很小的電壓擺幅，那么從一開(kāi)始就能使整個(gè)噪聲較低。電壓擺幅基本上不屬于幅員的問(wèn)題，單在某一時(shí)候也就可以成為幅員問(wèn)題。假設(shè)你的電路設(shè)計(jì)者過(guò)來(lái)說(shuō)，他們有一個(gè)含有較多數(shù)字電路芯片要你畫幅員。他們指出他們計(jì)劃采用某一個(gè)標(biāo)準(zhǔn)庫(kù)，你知道這個(gè)庫(kù)大的電壓擺幅是5。你可以委婉的說(shuō)：我們擔(dān)憂噪聲問(wèn)題嗎？我記得有一個(gè)2伏擺幅的庫(kù)可以達(dá)到你希望的目的，它們可能更好些。他們可能表示同意。電壓擺幅的大小主要由電路設(shè)計(jì)者來(lái)決定，但一個(gè)號(hào)的幅員設(shè)計(jì)者了解可以有些什么選擇并且知道應(yīng)當(dāng)在什么時(shí)候建議使用它們。

把噪聲模塊屏蔽起來(lái)

建立墻壁的幅員技術(shù)有大量種。如何來(lái)建立這些墻壁取決于你本人，取決于你采用的是什么工藝和已經(jīng)做過(guò)的測(cè)試芯片。方法多種多樣，但有一個(gè)簡(jiǎn)單的方法是用一大圈接地的襯底接觸把整個(gè)模塊包圍起來(lái)。由于，噪聲很簡(jiǎn)單從襯底傳過(guò)來(lái)。當(dāng)噪聲企圖從襯底模塊離開(kāi)時(shí)，首先遇到的是一個(gè)接地的襯底接觸。由于這個(gè)接觸是接地的，所以很有可能把任何噪聲電壓和噪聲電流都吸引到它那里。假使我們將襯底接觸的尺寸設(shè)計(jì)得很小，噪聲就有可能繞過(guò)它或者從它的下面通過(guò)，一個(gè)大的接觸則意味著不會(huì)發(fā)生這樣的狀況，所以應(yīng)當(dāng)使接觸有適合的尺寸。

假使真的擔(dān)憂噪聲問(wèn)題，就得在襯底連接導(dǎo)線時(shí)，不要使用細(xì)的導(dǎo)線，應(yīng)當(dāng)使用比較粗大的導(dǎo)線，那樣的導(dǎo)線寄生電阻比較小，噪聲簡(jiǎn)單流過(guò)?，F(xiàn)在，我們會(huì)把噪聲模塊用換裝結(jié)構(gòu)包圍起來(lái)，然后用粗大導(dǎo)線與襯底連接，就能比較有效的減小噪聲。具體什么樣的換裝結(jié)構(gòu)可以根據(jù)自己的情形。

你甚至可以用多條保護(hù)帶圍繞在你的噪聲模塊周邊進(jìn)一步減小噪聲的外漏。

把恬靜模塊也隔離起來(lái)

我們已經(jīng)在噪聲周邊放置了保護(hù)帶?，F(xiàn)在，你不僅可以用保護(hù)帶圍繞你的噪聲模塊，也可以用保護(hù)帶圍繞自己的恬靜模塊。假使你的保護(hù)帶中有任何縫隙，就像有些窗戶被開(kāi)啟，有些噪聲就有可能乘機(jī)逃走。所以應(yīng)當(dāng)注意時(shí)保護(hù)帶的嚴(yán)實(shí)。假使你在芯片中有一定的靈活性，那么讓噪聲電路和恬靜電路在不同的時(shí)間周期進(jìn)行各自的工作就可以消除這一噪聲問(wèn)題。雖然這個(gè)然區(qū)安屬于設(shè)計(jì)問(wèn)題，但幅員設(shè)計(jì)者應(yīng)當(dāng)了解這是電路設(shè)計(jì)者可以采用的一種選擇。

一般有經(jīng)驗(yàn)的幅員設(shè)計(jì)者可能會(huì)對(duì)電路設(shè)計(jì)者直接誒提出來(lái)。

現(xiàn)在，我們要做的就是把噪聲模塊和恬靜模塊進(jìn)行遠(yuǎn)離放置，讓他們互不干擾。這樣離得越遠(yuǎn)越好。

差分信號(hào)

另一個(gè)直接影響幅員的設(shè)計(jì)技術(shù)就是采用差分信號(hào)。差分電路時(shí)一種用來(lái)檢測(cè)兩個(gè)同一來(lái)源的特別走線的信號(hào)之差的設(shè)計(jì)技術(shù)。兩條導(dǎo)線自始至終并排排列，每條導(dǎo)線傳遞同樣的信息，但是狀態(tài)相反。我們通過(guò)把這兩個(gè)信號(hào)相減從而消除噪聲。由于信號(hào)時(shí)相反的，相減產(chǎn)生了十分明了地接過(guò)。我們看到的是明確的高電平狀態(tài)和低電平狀態(tài)，我們得到的是沒(méi)有尖峰的明了數(shù)據(jù)。

決定是否使用差分信號(hào)又關(guān)系到前面的這個(gè)問(wèn)題——這個(gè)電路是做什么用的？

正如前面所說(shuō)，假使你被告知這個(gè)電路是一個(gè)差分放大器，你就會(huì)聽(tīng)到差分兩字，自己就會(huì)馬上想到差分信號(hào)布線來(lái)減小噪聲。

差分規(guī)律，即差分信號(hào)設(shè)計(jì)方法有很強(qiáng)的抗噪聲能力，當(dāng)電路中的噪聲問(wèn)題十分嚴(yán)重時(shí)，好多人都會(huì)依靠差分系統(tǒng)來(lái)解決問(wèn)題。譬如說(shuō)，一個(gè)差分模塊經(jīng)過(guò)噪聲模塊連接到另一個(gè)模塊時(shí)，這個(gè)噪聲模塊基本上不會(huì)影響差分模塊，由于在差分線上面，它們的信號(hào)一致，狀態(tài)相反，在受到同樣的干肉，自然會(huì)經(jīng)過(guò)相減而被抵消。因此它的抗干擾能力很強(qiáng)。

去耦供電軌線與層疊供電軌線

有時(shí)候，你就是無(wú)法避免噪聲。由于它們是內(nèi)在固有的，所以有些人在它們的供電軌線上放上一些大的去耦電容。這些電容的尺寸很大，信號(hào)的頻率越高，就越簡(jiǎn)單通過(guò)電容。所以假使你的電路模塊中有一個(gè)很大的去耦電容接在兩條供電軌線上，那么闖入供電軌線上的任何噪聲都會(huì)首先被吸收到接地線上，只有很少的噪聲能越過(guò)這個(gè)電容進(jìn)入電路。

參與電源電容屬于電路設(shè)計(jì)問(wèn)題，但這個(gè)直接影響到你的幅員，在你畫幅員的時(shí)候，盡量去跟電路設(shè)計(jì)者溝通，問(wèn)問(wèn)他們有沒(méi)有一些好的建議。有些人甚至可能會(huì)要求你把這些供電軌線層疊起來(lái)走線。根據(jù)你在工藝中可用金屬層的數(shù)目你可能可以把電源線和接地線

交替排列，就像交織手指一樣，但是他們產(chǎn)生了額外的小電容。這些小電容就在供電軌線之間形成了額外的去耦小電容。采用這樣的方法我們可以用小得多的空間來(lái)去耦供電軌線，我們不再需要在電路中插入一個(gè)大電容。雖然每一個(gè)本征電容很小，但是它們合在一起就可以為我們的高頻噪聲提供一條相當(dāng)大的逃離路徑。

具體是在上面加上一個(gè)去耦大電容還是用層疊的供電軌線要與你的電路設(shè)計(jì)者交流，讓他給出更好的建議。

至于諧波干擾和同軸屏蔽我們暫且不說(shuō)。

七平面布局

平面布局：它是一個(gè)單純的總體輪廓設(shè)計(jì)。如：確定模塊是如何相互聯(lián)系以及信號(hào)將如何在這些模塊之間滾動(dòng)。

平面布局可以成就也可以破壞一個(gè)芯片，一個(gè)好的平面布局可以使芯片的幅員很簡(jiǎn)單并能很快地完成。

當(dāng)你試圖把所有這些個(gè)別的單元拼接到一起時(shí)，你會(huì)發(fā)現(xiàn)他們無(wú)法對(duì)對(duì)齊。一個(gè)單元的輸出可能位于這個(gè)模塊的一邊，而它要連接單元的輸入正好在這個(gè)模塊的另一邊，結(jié)果可能四處

都是拖得很長(zhǎng)的信號(hào)線。

因此，即使在設(shè)計(jì)低層次的幅員設(shè)計(jì)之前也要進(jìn)行平面布局。

在此，值得一說(shuō)的是：平面布局是優(yōu)秀幅員設(shè)計(jì)的關(guān)鍵，交流時(shí)好的平面布局的關(guān)鍵。如何設(shè)計(jì)一個(gè)能加快完成設(shè)計(jì)并使電路更平穩(wěn)工作的平面布局是多么重要。平面布局要考慮的是：引線驅(qū)動(dòng)的布局電路模塊驅(qū)動(dòng)的布局預(yù)定布線網(wǎng)絡(luò)的平面布局

其中，可能遇上一些錯(cuò)誤和麻煩，這些就得去交流，考慮布線，是種和其他因素，來(lái)一步步解決布局問(wèn)題。

引線驅(qū)動(dòng)布局

作為幅員設(shè)計(jì)者你涉及到的第一個(gè)部件可能就是引線。有些人稱它為引出壓焊塊。這一步確定了輸入和輸出引線應(yīng)當(dāng)布置在封裝中芯片四周的哪些地方。引線位置是否適合直接影響到你平面布局的質(zhì)量和芯片幅員的難易程度。這點(diǎn)十分重要，因此，我們?cè)诳紤]這一點(diǎn)的時(shí)候應(yīng)當(dāng)與電路設(shè)計(jì)者及這個(gè)團(tuán)隊(duì)一起探討。這樣他們就能了解更多有關(guān)芯片功能和結(jié)構(gòu)的信息，并一起做出決定。引線問(wèn)題直接影響你的工作。一個(gè)簡(jiǎn)單的引線方案決定了我們應(yīng)當(dāng)如何布置我們的電源線以及其他網(wǎng)絡(luò)。一個(gè)好的引線安排可以減少寄生參數(shù)兵幫助幅員設(shè)計(jì)者畫出一個(gè)清白利索的幅員。

引出方案決定了內(nèi)部模塊間布線的繁雜程度。另外的就是要考慮esd布局。

模塊驅(qū)動(dòng)布局

我們一旦得到了我們認(rèn)為能很好工作并且比較簡(jiǎn)單進(jìn)行esd布線的引線方案，接著就可以關(guān)心芯片內(nèi)部——布置模塊了

安排模塊的位置和布置引線一樣是另一個(gè)應(yīng)當(dāng)盡早考慮的問(wèn)題。模塊布置將幫助你了解如何在高層次上組合芯片以及可能遇到的各類問(wèn)題。跟尋常狀況一樣，總是盡量使模塊之間的連線盡可能短，總是盡量避免在芯片上四處布線。

假使可能，盡可能找到某種對(duì)稱布線。建立對(duì)稱的幅員不僅能使芯片工作得更好，而且能減少你所必需的工作量。你只需要完成半個(gè)芯片的幅員，然后把它翻轉(zhuǎn)過(guò)來(lái)，另一半的一切即可以得到。

每當(dāng)你設(shè)計(jì)了一個(gè)你喜歡的平面布局，你對(duì)信號(hào)應(yīng)當(dāng)從哪里進(jìn)出每一個(gè)模塊就會(huì)有一個(gè)粗略的概念。我們不能在沒(méi)有找到最正確的平面布局之前就不要盲目的開(kāi)始布置控制模塊。

你的平面布局是先從引線開(kāi)始還是先從模塊開(kāi)始，這個(gè)就要看狀況而定了。假使你比較在意內(nèi)部模塊相互的聯(lián)絡(luò)，那么，每部安排將會(huì)決定你的引線位置。假使你更擔(dān)憂的是引線間如何相互作用，那么引線就決定如何在內(nèi)部放置模塊。定制一個(gè)號(hào)的引線方案和模塊布置方案是一個(gè)需要反復(fù)的過(guò)程。

信號(hào)驅(qū)動(dòng)布局

平面布局要考慮的第三個(gè)問(wèn)題就是高頻，射頻電路，是你的信號(hào)如何流向每一個(gè)模塊。對(duì)于某些芯片，你不必注意信號(hào)流的問(wèn)題。然而，有的電路設(shè)計(jì)者會(huì)基于一個(gè)十分重要的原因非

常細(xì)致和詳細(xì)的安排好信號(hào)流。在這樣的狀況下，移動(dòng)一個(gè)模塊可能會(huì)使整個(gè)芯片變得一文不值。

對(duì)稱性事電路最重要的考慮因素。你有一個(gè)放大器驅(qū)動(dòng)兩個(gè)模塊，而且要有一條對(duì)稱的水平線穿過(guò)這個(gè)整體，你被告知不能移動(dòng)那些模塊。在這個(gè)特定狀況下，你注意到該放大器的上面和下面有一些浪費(fèi)的空間，你可能會(huì)想到，我能不能把放大器向上移動(dòng)一點(diǎn)？然而，電路設(shè)計(jì)者就會(huì)說(shuō)，這樣做電路就不對(duì)稱了。這個(gè)電路靠的就是來(lái)自放大器的信號(hào)在同一時(shí)間道道兩個(gè)輸出模塊。假使我們不能讓信號(hào)完全同步，這個(gè)電路就不能工作，因此必需對(duì)稱。這一問(wèn)題說(shuō)明幅員設(shè)計(jì)者受芯片功能的影響。這種狀況下，是信號(hào)流而不是你的引線或者模塊尺寸決定你的平面布局。因此，你只能接受它。

在這里，我們已經(jīng)在決定平面布局時(shí)候上面是最重要的。1.輸入輸出引線布局

2.模塊與模塊之間的布局3.某些特別的信號(hào)流的布局在一些狀況下，信號(hào)流的布局可能會(huì)影響引線以及模塊的布局。譬如，一個(gè)高頻信號(hào)，其連線安排根據(jù)對(duì)稱性已經(jīng)預(yù)先確定，它就決定了我們一部分的平面布局。

八驗(yàn)證

為了幫助監(jiān)視我們所有的規(guī)則，現(xiàn)在大多數(shù)的設(shè)計(jì)工具都配有計(jì)算機(jī)輔助的規(guī)則和幅員檢查程序。你以某種方式把所有這幾千條規(guī)則輸入到這一軟件中，計(jì)算機(jī)就會(huì)著手對(duì)照這些規(guī)則則檢查你的幅員。計(jì)算機(jī)確保你的金屬線相互之間不會(huì)靠得太近，晶體管的n阱放在正確的位置上，源漏區(qū)p+區(qū)有源區(qū)的寬度有恰當(dāng)?shù)奈⒚讛?shù)等等。

Drc程序，它了解有關(guān)你工藝的所有必需的東西，它將著手細(xì)心檢查你所布置的一切。假使設(shè)計(jì)規(guī)則文件寫得好，那么drc就能發(fā)現(xiàn)你幅員中哪怕最微小的錯(cuò)誤，你可以確保對(duì)硅片的布置時(shí)正確的而且多半具有功能。Drc只是第一級(jí)檢查你的電路只做drc不出錯(cuò)不意味著它的連線就正確。因此我們還有l(wèi)vs——幅員與電路圖對(duì)照。我們首先告訴lvs程序哪些工藝層組合生成一個(gè)晶體管，哪些組合生成電阻，電容等。然后lvs程序就能巡查你畫的幅員找出你的器件。Lvs程序?qū)哪愕姆鶈T中提取出它認(rèn)為你所建立的東西并將它所提取的內(nèi)容與電路圖對(duì)比。Lvs不僅能檢查布線和部件，還能確認(rèn)它們的值是否正確。Drc和lvs程序十分成熟與確切。和drc過(guò)程一樣，lvs也是一個(gè)反復(fù)的過(guò)程。

九幅員的技巧

怎么樣才能事半功倍？

怎么樣使自己設(shè)計(jì)的芯片幅員能穩(wěn)定工作？怎么樣記住那兩千條規(guī)則？

這些一系列問(wèn)題都只有在實(shí)際項(xiàng)目中才能深有體會(huì)，因此，在扎實(shí)的理論基礎(chǔ)上還要重視實(shí)踐。譬如我們現(xiàn)在開(kāi)始畫一些簡(jiǎn)單的幅員。前面我們已經(jīng)了解一些基本信息。

一般狀況下，我們看到電路圖不知道如何下手，不知道怎么樣才能制定出幾千條規(guī)則，什么樣的問(wèn)題是可以設(shè)法避免的？我們要先考慮什么？在此經(jīng)過(guò)一些總結(jié)（一個(gè)搬入設(shè)計(jì)者要把握的）：找出五六個(gè)不是最小尺寸的設(shè)計(jì)規(guī)則找到寄生參數(shù)最小的金屬層有充足的寬導(dǎo)線和通孔采用一致方向，遠(yuǎn)離電路塊

早點(diǎn)注意你的敏感信號(hào)和大噪聲信號(hào)，不要讓噪聲進(jìn)入襯底進(jìn)行改動(dòng)之前復(fù)制單元并重新命名使金屬層易于修改

把電源總線畫大些，把大電路劃小——交流溝通

找出五六個(gè)不是最小尺寸的設(shè)計(jì)規(guī)則

我們現(xiàn)在的工藝有1500——2000條設(shè)計(jì)規(guī)則。因此，我們需要在自己的頭腦中建立一個(gè)有效的設(shè)計(jì)規(guī)則小子集的查詢表。假使你對(duì)工藝十分了解并找到晶體管是如何建立起來(lái)的，你就能很簡(jiǎn)單找出屈指可數(shù)的幾條能指導(dǎo)你大部分工作的一般規(guī)則。

例如，大多數(shù)工藝都有一個(gè)n阱。尋常這個(gè)n阱決定了你的晶體管間隔多遠(yuǎn)。尋常n阱的設(shè)計(jì)規(guī)則尺寸相當(dāng)大。大到足以應(yīng)付電路中的每一個(gè)