北郵數(shù)電VHDL試驗報告

本文格式為Word版，下載可任意編輯——北郵數(shù)電VHDL試驗報告2023級數(shù)字電路試驗報告

試驗名稱：EDA基礎試驗學生姓名：班級：班內(nèi)序號：學號：日期：

1.試驗要求

1.熟悉用QuartusII原理圖輸入法進行電路設計和仿真；2.把握QuartusII圖形模塊單元的生成與調(diào)用；

3.熟悉用VHDL語言設計組合規(guī)律電路和時序電路的方法；4.熟悉用QuartusII文本輸入法和圖形輸入法進行電路設計；5.熟悉不同的編碼及其之間的轉換；6.把握觸發(fā)器的規(guī)律功能及使用方法；

7.熟悉計數(shù)器、寄放器、鎖存器、分頻器、移位寄放器的設計方法8.把握VHDL語言的語法規(guī)范，把握時序電路描述方法；9.把握多個數(shù)碼管動態(tài)掃描顯示的原理及設計方法。

1.計算機2.直流穩(wěn)壓電源

3.數(shù)字系統(tǒng)與規(guī)律設計試驗開發(fā)板

1.用規(guī)律門設計實現(xiàn)一個半加器，仿真驗證其功能，并生成新的半加器圖形模塊單元。2.用試驗內(nèi)容1中生成的半加器模塊和規(guī)律門設計實現(xiàn)一個全加器，仿真驗證其功

能，并下載到試驗板測試，要求用撥碼開關設定輸入信號，發(fā)光二極管顯示輸出信號。

3.用3線-8線譯碼器（74LS138）和規(guī)律門設計實現(xiàn)函數(shù)F，仿真驗證其功能，并下載到試驗板測試。要求用撥碼開關設定輸入信號，發(fā)光二極管顯示輸出信號。4.用VHDL語言設計實現(xiàn)一個3位二進制數(shù)值比較器，仿真驗證其功能，并下載到實驗板測試。要求用撥碼開關設定輸入信號，發(fā)光二極管顯示輸出信號。

5.用VHDL語言設計實現(xiàn)一個4選1的數(shù)據(jù)選擇器；一個8421碼轉換為格雷碼的代碼轉換器；一個舉重比賽裁判器；一個帶同步置位和同步復位功能的D觸發(fā)器；一個帶異步復位的4位二進制減計數(shù)器；一個帶異步復位的8421碼十進制計數(shù)器；一個帶異步復位的4位自啟動環(huán)形計數(shù)器；一個帶控制端的8位二進制寄放器，當控制端為‘1’時，電路正常工作，否則輸出為高阻態(tài)；一個分頻系數(shù)為12，分頻輸出信號占空比為50%的分頻器。仿真驗證其功能，并下載到試驗板測試。要求用撥碼開關和按鍵開關設定輸入信號，發(fā)光二極管顯示輸出信號。（注：有幾個不需要下載到試驗板測試）

2.程序分析

全加器：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;ENTITYh_adderIS

PORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDENTITYh_adder;

ARCHITECTUREaOFh_adderISBEGIN

soain,b=>bin,co=>d,so=>e);u2:h_adderport