非易失性存儲器

非易失性存儲器緒論隨機(jī)存儲器（如DRAM和SRAM）的缺點(diǎn)之一就是掉電后所存儲的數(shù)據(jù)會隨之丟失。為了克服這個問題，人們已設(shè)計(jì)并開發(fā)出了多種非易失或/且可編程的存儲器。最近，基于浮柵概念的閃存由于其小的單元尺寸和良好的工作性能已經(jīng)成為最通用的非易失存儲器。因此，在本文中，我們將著重介紹ROM的兩種結(jié)構(gòu)（即NOR和NAND陣列）和閃存的基本結(jié)構(gòu)及其應(yīng)用。MOSROM陣列的兩種實(shí)現(xiàn)方法2.1基本ROM單元只讀存儲器陣列可以看做是一種簡單的組合布爾邏輯，即它對每個輸入組合（地址）都會產(chǎn)生一個指定的輸出值。因此，在一個特定地址存儲二進(jìn)制信息，可以通過被選行（字線）與被選列（位線）間有無數(shù)據(jù)路徑（相當(dāng)于特定位置上有無元件或元件是否在標(biāo)準(zhǔn)電壓下導(dǎo)通）來實(shí)現(xiàn)。而實(shí)現(xiàn)數(shù)據(jù)路徑的基本結(jié)構(gòu)有兩種，即NOR和NAND陣列。（a）DiodeROM（b）MOSROM1（c）MOSROM2圖2.1ROM的1和0單元的不同實(shí)現(xiàn)方式首先，考慮最簡單的單元，如圖2.1（a）所示，這是一個基本的ROM單元。假設(shè)位線BL通過一個電阻接地，沒有任何其他的激勵或輸入。這就是0單元中的情況（2.1（a）下圖）。由于字線WL和位線BL之間不存在任何實(shí)際的連接，所以BL的值為低電平而WL得值無關(guān)。反之，當(dāng)把一個高電壓^昵加在1單元的字線上時二極管導(dǎo)通，字線被上拉至*匕伽），結(jié)果在位線上形成了一個1?？傊赪L和BL之間是否存在一個二極管區(qū)分了ROM單元中存放的是1還是0。2.2NORROM結(jié)構(gòu)然而，由于二極管單元的位線與字線是不隔離的，所有需要用來充電位線電容的電流必須通過字線和它的驅(qū)動器來提供，而這些電流這大容量存儲器中是非常大的，因此，這一

方法只適用于小存儲器。一個改善隔離的方法是在單元中使用一個有源器件，如圖2.1(b)所示，其工作原理與二極管單元相同，但是它的所有輸出驅(qū)動電流都是由單元中的MOS管提供的，字線驅(qū)動器只負(fù)責(zé)充電和放電字線電容。但是，這一改進(jìn)的直接代價(jià)是單元比較復(fù)雜和面積較大(額外的電源接觸孔所致)。圖2.2是使用這一個單元的MOSROM陣列。圖2.2一個4X4的ORROM單元陣列，使用圖2.1(b)單元；圖2.1(c)是采用MOS單元的另一種實(shí)現(xiàn)方法。這一單元的工作要求把位線通過電阻接到電源電壓上，或者說輸出的默認(rèn)值必須等于1。因此，在WL和BL之間沒有晶體管就意味著存放1。0單元通過在位線和地之間連接一個MOS器件來實(shí)現(xiàn)。在字線上加一個高電壓使器件導(dǎo)通，從而把位線下拉至GND。圖2.3是使用這一單元的MOSROM陣列。WL[0]WL[1]WL[2]WL[3]BL[0]BL[1]BLWL[0]WL[1]WL[2]WL[3]BL[0]BL[1]BL[2]BL[3]圖2.3中4x4NORROM陣列的兩種可能的版圖如下:GNDGND圖2.3一個4X4的NORROM單元陣列，使用圖2.1(c)單元；(a)圖2.44x4NORROM可能的版圖這一陣列是通過在水平方向和垂直方向上重復(fù)相同的單元構(gòu)成的，其中奇數(shù)單元相對水平軸成鏡像以便共享GND線。這兩個版圖的區(qū)別在于它們的編程方式。在圖2.4（a）的結(jié)構(gòu)中，存儲器通過有選擇地加入金屬至擴(kuò)散層的接觸孔來編程。因而，連至位線的金屬接觸存在時就建立起一個‘0’單元，不存在時則表明為一個‘1’單元，并且在這種情況下，只用一個掩模層（即CONTACT）對存儲器進(jìn)行編程。而在圖2.4（b）的結(jié)構(gòu)中，存儲器是通過按需要有選擇地增加晶體管來寫入的，這需要借助擴(kuò)散層（制造工藝中的ACTIVE掩模）來完成。注意到。在這種情況下，所有的nMOS晶體管都已經(jīng)和位線相連，從而不可通過忽略相應(yīng)的漏極接點(diǎn)來實(shí)現(xiàn)在某一位置存儲‘1’。而是在制造過程中通過有選擇的溝道注入將晶體管的閾值電壓升高到VOH以上,使與存儲‘1’有關(guān)的nMOS晶體管失活。即，每個閾值電壓的注入表示存儲了一個‘1’，而沒有注入的晶體管則相應(yīng)地存儲‘0’。由于注入掩模型結(jié)構(gòu)中每個金屬-擴(kuò)散點(diǎn)是由兩個相鄰晶體管共用的，故與觸點(diǎn)掩模型ROM版圖相比，注入掩模型ROM版圖具有更高的存儲密度，大約節(jié)省15%的面積。另一方面，觸點(diǎn)掩模型（CONTACT掩模）的優(yōu)點(diǎn)是接觸層是制造過程中比較靠后的步驟。這就推遲了在工藝周期中存儲器的實(shí)際編程時間。圓片可以預(yù)先完成直到CONTACT掩模前的工藝制造過程并存放起來。一旦一個具體的編程確定下來，余下的制造過程就可以很快完成，從而縮短了定貨和交貨的時間?？傊?，最終使用那一種方法取決于主要的設(shè)計(jì)指標(biāo)一尺寸/性能還是交貨時間。2.3NANDROM結(jié)構(gòu)WL[0]WL[1]WL[2]WL[3]正常操作中，被選中的字線被下來為邏輯低電平，圖2.54X4MOSNANDROM我們很容易注意到，WL[0]WL[1]WL[2]WL[3]正常操作中，被選中的字線被下來為邏輯低電平，圖2.54X4MOSNANDROM未被選中的所有字線保持為高電平。如果一個晶體管位于被選中的行與列的交點(diǎn)上，則此晶體管截止，且列電壓被負(fù)載元件拉到高電平。另一方面，在多輸入的NAND結(jié)構(gòu)中，如果在此特定交點(diǎn)上無晶體管（短路），那么列電壓會被其他的nMOS晶體管拉到低電平。因此，在交點(diǎn)上，無晶體管則表示存儲‘0’，交點(diǎn)處有晶體管則存儲‘1’。

采用Metal-1層編程Pcly&ihconMetal!onDiffusion(b)圖采用Metal-1層編程Pcly&ihconMetal!onDiffusion(b)圖2.64X4MOSNANDROM可能的版圖利用降低閾值注入PolysiliconThreshold-alteringimplantMetallonDiffusionNAND結(jié)構(gòu)的主要優(yōu)點(diǎn)是它的基本單元只有一個晶體管構(gòu)成，并且不需要連接任何電源電壓和GND線，這就大大縮小了單元尺寸。圖2.6為這一結(jié)構(gòu)的兩種版圖，第一種采用METAL-1金屬層來有選擇地短路晶體管(a)。它使單元的尺寸比最小的NORROM單元還要小約15%；同時，若再增加一道額外的注入工序，即注入n型雜質(zhì)降低閾值使器件成為一個耗盡型晶體管時，不管加上什么樣的字線電壓它總是導(dǎo)通的，因此就相當(dāng)于短路；由此所得到的單元面積比等效的NORROM單元小兩倍多。然而，NAND結(jié)構(gòu)的位線(列)是串聯(lián)的，即位線上的存儲單元是串聯(lián)連接，而NOR結(jié)構(gòu)的各個存儲單元互相獨(dú)立。由于對兩種結(jié)構(gòu)的傳播延時的計(jì)算，涉及內(nèi)容過多并且篇幅過長，也不是本文討論的重點(diǎn)之所在，在此只給出一個一般性的結(jié)論：NOR結(jié)構(gòu)通常有較快的存取時間，而NAND的時間則較長；然而，NANDROM的單位面積的位密度比使用相同工藝和設(shè)計(jì)規(guī)則的NORROM要高得多。對于NANDROM而言，延時與對位線進(jìn)行放電的串聯(lián)晶體管數(shù)量的平方成正比。當(dāng)串聯(lián)的晶體管數(shù)超過8-16個時，這種NANDROM的速度將變得非常慢，所以通常將NANDROM分為多個小的體，而每個體中串聯(lián)的晶體管的數(shù)量不超過一定的限制。然而，這種NAND結(jié)構(gòu)對于閃存(flashmemory)是有利，因?yàn)閷τ陂W存來說，密度性和成本比存取時間更重要。2.4小結(jié)我們看到一個ROM模塊的編程要涉及到制造商，從而造成產(chǎn)品開發(fā)過程中不愿看到的延遲，所以這種方法已顯得越來越不流行了；一個更合乎要求的方法是用戶可以用自己的設(shè)備來編程存儲器，而這也就是隨后要討論的非易失性讀寫存儲器。非易失性讀寫存儲器非易失性讀寫存儲器(NonvolatileRead-WriteMemory)的結(jié)構(gòu)實(shí)際上與ROM一樣。它的存儲內(nèi)核是由一個放在字線/位線網(wǎng)格上的晶體管陣列構(gòu)成的。存儲器通過有選擇地使其中某些器件有效或無效來進(jìn)行編程；在ROM中，這是通過掩模層的變化來完成的；而在非易失性讀寫存儲器(NVRW)中則用結(jié)構(gòu)經(jīng)過修改的晶體管(浮柵晶體管)來代替。3.1浮柵晶體管(FAMOS)浮柵晶體管的閾值電壓可以通過電學(xué)方式來改變，改變的閾值在關(guān)斷電源后仍能永久保持不變。它是目前大多數(shù)可重新編程存儲器的核心器件，如圖3.1所示。從圖中可以得知，浮柵晶體管的結(jié)構(gòu)與通常的MOS器件類似，但是多了一個額外的多晶硅條插在柵和溝道之間，這一多晶硅條不與任何東西連接，因而稱為浮柵。插入這一額外柵最明顯的影響是使柵氧層的厚度，加倍，從而降低了器件的跨導(dǎo)并使閾值電壓升高；ox

Substrate(a)Devicecross-section(b)Schematicsymbol圖3.1浮柵晶體管(FAMOS)更為重要的是，該器件的閾值電壓是可編程的。在源和柵-漏終端之間加上一個高電壓(10V以上)可以產(chǎn)生一個高電場并引起電子雪崩注入。電子得到足夠的能量變“熱”并穿過第一層氧化物絕緣體而在浮柵上被捕獲。這一現(xiàn)象在柵氧層厚度約為100nm時就會發(fā)生，器件的制造相對容易(與FLOTOX相比)。被捕獲的電子有效地降低了浮柵上的電壓。這個過程是自我約束的一一浮柵上積累的負(fù)電荷有效地降低了氧化層中的電場;移去電壓后已引起的負(fù)電荷仍留在原來的位置上，從而是中間浮柵產(chǎn)生一個負(fù)電壓。從器件的角度看，這相當(dāng)于有效地增加了閾值電壓。參看圖Substrate(a)Devicecross-section(b)Schematicsymbol圖3.1浮柵晶體管(FAMOS)可以在浮柵上存放許多年，即使在電源電壓被移去之后也是如此。AvalancheinjecrtionRBrTKJviriS][]HryrrirT11ri□Prngrammingre^uItsinv[]|[ti[]eIwnvttHchar()?1rappedhigrVr.㈤㈣(c)3.2可擦除可編程只讀存儲器(EPROM)EPROM是通過封裝在一個透明窗口把紫外線(UV)照射到單元上來進(jìn)行擦除的°EPROM的存儲單元采用疊柵注入MOS管(SIMOS管)。單元結(jié)構(gòu)簡單，密度高，成本低。但是，采用UV擦除的兩個主要缺點(diǎn)是擦除過程很慢和可靠性問題。3.3電擦除可編程只讀存儲器(EEPROM)EEPROM采用了一種稱為FLOTOX(floating-gatetunnelingoxide)晶體管浮柵器件作為可支持電擦除過程的可編程器件，如圖3.5所示。它與FAMOS器件類似，但隔離浮柵與溝道和漏端的那一小部分絕緣介質(zhì)的厚度減少到大約10nm或更少。當(dāng)把一個約10V的電壓加到這一很薄的絕緣層時，電子通過隧穿機(jī)理穿入或穿出浮柵。圖3.6為隧穿節(jié)的I-V特性曲線。這一編程的方法的主要優(yōu)點(diǎn)在于它的可逆性，即只要在寫過程中所加的電壓反過來即可實(shí)現(xiàn)擦除。向浮柵注入電子將使閾值匕升高，而相反的操作則降低匕。但是這一雙向工作

10nm圖3.5FLOTOXtransistor圖3.6Fowler-NordheimI-V特性從而有效地產(chǎn)生一個即使柵上施加0V電壓也不帶來了閾值控制的問題：VT可能低于0V，會關(guān)閉的器件。使用選擇器件的原因是閾值電壓很難精確地控制，因?yàn)檫@取決于生產(chǎn)過程中的一些變化和浮柵上初始存儲的電荷。如果由于初始儲存的電荷使得不可能可靠地達(dá)到希望的內(nèi)部電壓，那么存儲器單元將不能正確工作。為了避免這個問題，與FLOTOX晶體管串聯(lián)一個選擇管，并連接到字線和位線。選擇管使用正常的字線電平，而FLOTOX晶體管有10nm圖3.5FLOTOXtransistor從而有效地產(chǎn)生一個即使柵上施加0V電壓也不(2).擦除狀態(tài)圖3.7EEPROM存儲單元以下是EEPROM存儲單元工作狀態(tài)的分析:(2).擦除狀態(tài)⑴.讀出狀態(tài)讀出狀態(tài)下，T2導(dǎo)通，浮柵充有負(fù)電荷時，Ti截止，Bj讀出1；浮柵未充負(fù)電荷時，T1導(dǎo)通，Bj讀出0。免除每次讀出都在T1柵極加脈沖電壓，延長超薄氧化層壽命。擦除狀態(tài)下，各極所加電壓如圖所示，漏區(qū)的電子通過隧道到達(dá)浮柵，使Ti管開啟電壓提高到+7V以上，成為高開啟電壓管。

(3).寫入狀態(tài)寫入狀態(tài)下，各極所加電壓如圖所示，浮柵的存儲電荷通過隧道放電，使T1管開啟電壓降低到0V左右，成為(3).寫入狀態(tài)我們可以看到，EEPROM單元有兩個晶體管，所以比相應(yīng)的EPROM要大。此外，制造非常薄的氧化層是一個難度很大、成本很高的工藝過程，所以EEPROM部件的成本高于EPROM，但卻只能集成較少的位數(shù)；兩者的詳細(xì)差異如下表示：表3.1EPROM與E2PROM的比較EPROME2PROM機(jī)理紫外線擦除速度慢；電改寫(熱電子)；較快；電擦除，F(xiàn)N隧穿效應(yīng)，逐管擦除；電改寫(FN隧穿)；面積面積小，密度高大(兩個晶體管+遂穿氧化層)功耗很大較小成本結(jié)構(gòu)簡單，成本低超薄氧化層制造難度大，成本很高壽命短更耐久3.4快閃電可擦除只讀存儲器(FlashMemory)(a)圖3.8Cost(b)flashmemory的結(jié)構(gòu)特性FlashEEPROM的概念在1984年由Masuoka等提出，并很快發(fā)展成為應(yīng)用最普遍的非易性存儲器結(jié)構(gòu)。FlashEEPROM是EPROM和EEPROM方法的結(jié)合，大多數(shù)FlashEEPROM器件采用雪崩熱電子注入的方法來編程器件；擦除則和EEPROM單元一樣，采用FN隧穿(Fowler-Nordheim)來完成的。它集中了兩者的優(yōu)點(diǎn)，既具有像EPROM一樣的單管結(jié)構(gòu)，又沿用了傳統(tǒng)EPROM熱電子隧道效應(yīng)的編寫機(jī)制，并具有EEPROM在線、冷電子隧道效應(yīng)的擦除機(jī)制?；敬鎯卧叽绫菶EPROM小10倍左右；但是，F(xiàn)lashEEPROM的擦除是對整個芯片或存儲器的子部分成批進(jìn)行的。它是目前唯一具有大存儲容量、非易失性、低價(jià)格、可在線改寫和較高速度等特性的存儲器。如圖3.8(a)圖3.8Cost(b)flashmemory的結(jié)構(gòu)特性3.4.1Flash存儲器的基本存儲單元圖3.9是Intel推出的ETOX(EPROMTunnelOxide)Flash單元，這只是現(xiàn)在各種Flash單元中的一個。它與FAMOS門相似，但是采用了一個非常薄的隧道柵氧化層(10nm)。用柵氧的不同區(qū)域來進(jìn)行編程和擦除。Controlgateerasuren+source10nm9programmingFloatinggateThintunnelingoxide+drainerasuren+source10nm9programmingFloatinggateThintunnelingoxide+drainp-substrate圖3.9用做FlashEEPROM存儲器的ETOX器件3.4.2存儲信息原理圖3.10擦除操作(a).圖3.10擦除操作在柵上加0V電壓，源端加上一個高電壓(12V)。浮柵和源極間發(fā)生FN隧穿效應(yīng)。浮柵上的電子被拉到源區(qū)，開啟閾值電壓變低(2V以下)。(b).編程(寫)操作圖3.11編程(寫)操作12V(C).讀操作圖3.12讀操作圖3.11編程(寫)操作(C).讀操作圖3.12讀操作選擇一個單元，將其字線上升至5V，使位線有條件地放電。我們假設(shè)在本文的所有存儲器中，都使用了預(yù)充電技術(shù)，即在讀操作之前，位線已進(jìn)行了預(yù)充電至Uqq。需要注意的是，在擦除操作的過程中，單元初始閾值電壓的不同以及氧化層厚度的不同都會引起擦除操作結(jié)束時閾值電壓的不同。這一點(diǎn)可以從兩方面來彌補(bǔ)：(1)在應(yīng)用擦除脈沖之前，將陣列中的所有單元都編程，以使所有的閾值都從大致相同的值開始；(2)在此之后，加上一個可控制寬度的擦除脈沖。接著讀整個陣列以檢查這些單元是否已被擦除。如果尚未全部擦除，則再應(yīng)用另一個擦除脈沖，接著又是一個讀周期；如此循環(huán)，直到所有單元的閾值電壓都低于所要求的電平。另外，源極加高壓擦除是利用浮柵與源區(qū)構(gòu)成的小電容、分壓大、場強(qiáng)高的原理實(shí)現(xiàn)的。小電容是又浮柵和源區(qū)側(cè)向擴(kuò)散區(qū)面積構(gòu)成的。因側(cè)向擴(kuò)散區(qū)相對于浮柵的面積很小，所以電容也很小。之所以利用源極擦除是因?yàn)榇鎯仃嚮虿糠执鎯仃噯卧脑礃O都是連接在一起的，這樣可以實(shí)現(xiàn)整個芯片或分塊快速擦除（如NORFlash結(jié)構(gòu)）。但是，如果存儲矩陣或部分存儲矩陣單元的源極不是連接在一起的，則高壓不是加到源極，而是加到部分存儲單元或全部存儲單元的公共襯底上（如NANDFlash結(jié)構(gòu)）。3.4.3Flash存儲器存儲矩陣結(jié)構(gòu)及工作原理Flash存儲器存儲矩陣結(jié)構(gòu)有“或”陣列和“與”陣列兩大類。前者存儲單元并聯(lián)，呈“或”關(guān)系，包括OR和NOR兩種。后者存儲單元是串聯(lián)，呈“與”關(guān)系，包括AND和NAND兩種。下面介紹最為常見的NOR和NAND結(jié)構(gòu)的特點(diǎn)，并說明其編程、擦除和讀出的工作原理。（1）NORFlash存儲單元BL叫圖3.13Flash存儲器NOR存儲結(jié)構(gòu)示意圖3.13給出了2字X8位Flash存儲器NOR結(jié)構(gòu)存儲矩陣示意圖。WL為字線，BL為位線。（a）擦除：WL、WL接地，V加+12V的電壓，BL?BL浮空。所有存儲單元都發(fā)TOC\o"1-5"\h\z01S07生FN隧道效應(yīng)，浮柵上的電子被拉回源區(qū)，即都被寫成‘1’；（b）編程：假定要對0號單元寫入（10100010）B，高位為BL7，低位為BL。。則匕接地，WL加+12V電壓，WL接0V電壓。同時，要使BL、BL、BL、BL、BL接+12V0164320電壓，并使BL、BL、BL浮空。則存儲單元T、T、T、T和T產(chǎn)生熱電子7510604030200隧道效應(yīng)，使得其浮柵上充入電子，變?yōu)楦唛_啟閾值（約7V），從而寫入‘0’。而存儲單元T、T和T不發(fā)生熱電子隧道效應(yīng)，保持擦除時寫入‘1’信息。1號單元因WL0705011接0V電壓保持原存儲信息不變。(c)讀出：假定對0號單元讀出。此時，匕接地，BL0?BL7被預(yù)充電至1V左右(也可稍高一些，比如2V)；WL沒有被選中，接地；WL接+5V電壓，由于T、T、T、10060403T02和T0在寫入的時候產(chǎn)生了熱電子隧道效應(yīng)，故而閾值電壓升高為7V左右，從而這五個管子關(guān)斷，BL、BL、BL、BL、BL的電壓保持1V不變；而T、T和T64320070501三個管子的閾值電壓小于5V，故而導(dǎo)通，將位線BL7、BL,、BL1的電壓下拉至0V；從而讀出的數(shù)據(jù)即為寫入的數(shù)據(jù)(10100010)B。此讀出原理與NORROM一致。(2)NANDFlash存儲單元圖3.14Flash存儲器NAND存儲結(jié)構(gòu)示意圖3.14是一個8字X8位的NANDFlash結(jié)構(gòu)的示意圖；圖中存儲單元的源、漏串接構(gòu)成存儲陣列的列，各列同位置的存儲單元的控制柵(controlgate)并接構(gòu)成存儲的行。擦除：WL?WL接0V,襯底加高電壓+20V,V、BL?BL浮空。浮柵上的電07S07子通過FN隧道效應(yīng)進(jìn)入襯底，實(shí)現(xiàn)擦除，即寫入‘1’。擦除方式為整頁或芯片的某一部分；編程：NAND存儲矩陣不能隨機(jī)編程，只能按地址順序編程。即從WL。單元(行)開始，接著WL、WL、…WL、WL順序編程。編程時，選中行加高電壓+20V，其他行1267加10V的電壓，襯底接地，*浮空；寫‘0’和寫‘1’的位線電壓分別接+10V和0V；寫‘1’時，位線接0V，即所選的單元的漏極D接0V，控制柵為+20V，則將產(chǎn)生FN隧道效應(yīng)，使浮柵上充上電子，提高其閾值電壓。寫‘0’時，所選單元的漏極D接+10V電壓，控制柵為+20V，不能產(chǎn)生FN隧道效應(yīng)，浮柵上沒有充上電子，其閾值電壓保持不變。(C)讀出：位線預(yù)充電至2V，匕接地，未選中的行加+10V電壓，選中的行加+3V電壓；因此，未選中行的存儲單元無論是存‘1’還是‘0’都導(dǎo)通，不影響被選中單元的讀出。被選中單元的存‘0’單元導(dǎo)通