數(shù)字邏輯03-10 雙極邏輯

3.10雙極邏輯二極管開關(guān)特性門限電壓反向擊穿漏電流viVTI

s＋+RfVd正偏（導(dǎo)通）+反偏（截止）13.10雙極邏輯二極管邏輯ABD1D2RVCCY電平偏移：輸出和輸入的數(shù)值不相等不能直接驅(qū)動負(fù)載通常用于集成電路內(nèi)部的邏輯單元0～2V低電平邏輯02～3V未定義3～5V高電平邏輯1二極管與門2雙極結(jié)型晶體管截止區(qū)放大區(qū)飽和區(qū)基極basecollector集電極發(fā)射極emitterVCCvo+-vi+-RBRCiC三極管反相器3肖特基晶體管三極管內(nèi)部電荷的建立和消散都需要時間

——存儲時間（傳輸延遲的重要部分）確保晶體管正常工作時不進(jìn)入深度飽和利用肖特基二極管基極集電極發(fā)射極43.10.3晶體管－晶體管邏輯TTL與非門工作原理TTL邏輯的電氣特性邏輯電平和噪聲容限扇出不用的輸入端其它TTL電路或非門、非反相門三態(tài)輸出、集電極開路OC門——TTL系列輸入低態(tài)：0.0～0.8V高態(tài)：2.0~5.0V輸出低態(tài)：0.0～0.5V高態(tài)：2.7~5.0V5ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B二極管與門輸入保護(hù)分相器推拉式輸出6推拉式輸出分相器二極管與門輸入保護(hù)低導(dǎo)通截止截止高高低ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B7推拉式輸出分相器二極管與門輸入保護(hù)高截止導(dǎo)通導(dǎo)通低1.0V0.7VABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B8如：TTL門電路芯片（四2輸入與非門，型號74LS00

)地GND外形&&&1413121110981234567&管腳電源VCC（+5V）TTL門電路芯片簡介9引線排列從左下角開始,逆時針計算

缺口標(biāo)記17814絕大多數(shù)右下角GND絕大多數(shù)左上角Vcc74LS00是在一個封裝內(nèi)有四個相同的與非門。其外形如圖所示。集成與非門—74LS0010

TTL器件型號由五部分組成，其符號和意義如表所示。第1部分第2部分第3部分第4部分第5部分型號前級工作溫度符號范圍器件系列器件品種封裝形式符號意義符號意義符號意義符號意義符號意義CTSN中國制造的TTL類美國TEXAS公司5474-55～+125V

0～+70℃

HSLSASALSFAS標(biāo)準(zhǔn)高速肖特基低功能肖特基先進(jìn)肖特基先進(jìn)低功能肖特基快捷肖特基阿拉伯?dāng)?shù)字器件功能WBFDPJ陶瓷扁平封裝扁平全密封扁平陶瓷雙列直播塑料雙列直播黑陶瓷雙列直播表TTL器件型號組成的符號及意義11名稱國際常用系列型號國產(chǎn)部標(biāo)型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內(nèi)部有四個門，每個門有兩個輸入端一個輸出端。一個組件內(nèi)有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。常用TTL邏輯門電路12圖3-7513邏輯系列3.8CMOS系列HC、HCT高速VHC、VHCTFCT、FCT-T3.10.6TTL系列H高速S肖特基L低功耗（LS）A高級（AS、ALS）F快速7454FAMnn器件標(biāo)號功能對稱輸出驅(qū)動14TTL

·低功耗（L）·高速（H）·肖特基（S）·低功耗消特基（LS）·先進(jìn)低功耗肖特基（ALS）·先進(jìn)肖特基（AS）3.10.6TTL系列15.（1）命名方式SN74ALS00表明生產(chǎn)者為德州儀器公司54：軍用（-55℃～125℃）74：商用（0℃～

70℃）子系列邏輯功能：00：與非門02：或非門04：非門等16.（2）封裝形式?雙列直插封裝（DIP）?扁平封裝（QFP）17.（2）封裝形式?陣列封裝

·針式陣列（PGA）

·球柵陣列（BGA）18.3.10.8CMOS/TTL接口需要考慮：噪聲容限、扇出、電容負(fù)載1974HCT驅(qū)動74LS高態(tài):3.84–2.0=1.84V低態(tài):|0.33–0.8|=0.47V不正常狀態(tài)VOLmax0.33VILmax0.8VIHmin2.0VOHmin3.8474HCT不正常狀態(tài)VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.874LS74LS驅(qū)動74HCT高態(tài):2.7–2.0=0.7V低態(tài):|0.5–0.8|=0.3V1、直流噪聲容限2074HCT驅(qū)動74LS

低態(tài)扇出：2、扇出

高態(tài)扇出：高態(tài)剩余驅(qū)動能力：CMOS:74HCTIOH=–4mAIOL=4mAIIH=1AIIL=–1ATTL:74LSIOH=–400AIOL=8mAIIH=20AIIL=–0.4mA總扇出212、扇出CMOS:74HCTIOH=–4mAIOL=4mAIIH=1AIIL=–1ATTL:74LSIOH=–400AIOL=8mAIIH=20AIIL=–0.4mA思考：74LS(TTL)驅(qū)動74HCT(CMOS)的情況？為什么說用TTL驅(qū)動TTL兼容的CMOS輸入端幾乎不用考慮直流扇出的限制？表3-7表3-6表3-11223.10.9發(fā)射極耦合邏輯ECL如何提高速度？

——防止晶體管飽和電流型邏輯（CML）（current－modelogic，CML）也稱為：發(fā)射極耦合（ECL）（emitter-coupledlogic）23輸入低態(tài)：3.6VVCC=5.0VR1300R2330INOUT1OUT2VBB4.0VR31.3kVEE=0.0VQ1Q2Q2搶先導(dǎo)通3.4V基本CML電路Q1截止OUT1=5.0VOUT2=4.2V輸出高態(tài)5.0V4.2V24基本CML電路輸入高態(tài)：4.4VVCC=5.0VR1300R2330INOUT1OUT2VBB4.0VR31.3kVEE=0.0VQ1Q2Q1搶先導(dǎo)通3.8VQ2截止OUT2=5.0VOUT1=4.2V輸出低態(tài)4.2V5.0V差分輸出differentialoutput25輸入A、B波形如圖所示,請畫出與非門的輸出（Y）波形。ABYY=AB課堂練習(xí):&ABY

ABY0