數(shù)字集成電路課件

數(shù)字集成電路課件演示文稿現(xiàn)在是1頁(yè)\一共有51頁(yè)\編輯于星期六優(yōu)選數(shù)字集成電路課件現(xiàn)在是2頁(yè)\一共有51頁(yè)\編輯于星期六7.1基本概念傳輸管任務(wù)：當(dāng)門處于導(dǎo)通狀態(tài)時(shí)，將一個(gè)輸入信號(hào)保持不變地傳遞到輸出節(jié)點(diǎn)當(dāng)門關(guān)閉時(shí)，輸出進(jìn)入高阻態(tài)并保持其先前的值端口：一個(gè)輸入，一個(gè)輸出，用來控制器件是否開啟的第三個(gè)端口現(xiàn)在是3頁(yè)\一共有51頁(yè)\編輯于星期六NMOS和PMOS傳輸管結(jié)構(gòu)現(xiàn)在是4頁(yè)\一共有51頁(yè)\編輯于星期六NMOS和PMOS傳輸管結(jié)構(gòu)（續(xù)）現(xiàn)在是5頁(yè)\一共有51頁(yè)\編輯于星期六NMOS傳輸門的結(jié)構(gòu)現(xiàn)在是6頁(yè)\一共有51頁(yè)\編輯于星期六NMOS傳輸門的結(jié)構(gòu)（續(xù)）現(xiàn)在是7頁(yè)\一共有51頁(yè)\編輯于星期六PMOS傳輸門的結(jié)構(gòu)現(xiàn)在是8頁(yè)\一共有51頁(yè)\編輯于星期六時(shí)鐘饋通現(xiàn)在是9頁(yè)\一共有51頁(yè)\編輯于星期六電容饋通的動(dòng)態(tài)電路效應(yīng)現(xiàn)在是10頁(yè)\一共有51頁(yè)\編輯于星期六動(dòng)態(tài)電荷共享現(xiàn)在是11頁(yè)\一共有51頁(yè)\編輯于星期六電荷共享的例子例：計(jì)算下圖中，下列情況下由于電荷共享效應(yīng)導(dǎo)致V1和V2的最終電壓值，采用0.13μm工藝參數(shù)。C1=100fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=100fF，V1=0，V2=1.2V現(xiàn)在是12頁(yè)\一共有51頁(yè)\編輯于星期六電荷丟失的途徑電荷丟失的四種途徑：電荷共享電荷泄漏源/漏極結(jié)的反偏泄漏電流（電流較小，取決于結(jié)面積）亞閾值電流電容性耦合引起的噪聲注入α粒子撞擊現(xiàn)在是13頁(yè)\一共有51頁(yè)\編輯于星期六7.2CMOS傳輸門邏輯現(xiàn)在是14頁(yè)\一共有51頁(yè)\編輯于星期六對(duì)低電平和高電平信號(hào)的傳輸現(xiàn)在是15頁(yè)\一共有51頁(yè)\編輯于星期六使用CMOS傳輸門的多路器現(xiàn)在是16頁(yè)\一共有51頁(yè)\編輯于星期六用CMOS傳輸門實(shí)現(xiàn)異或門和同或門現(xiàn)在是17頁(yè)\一共有51頁(yè)\編輯于星期六兩級(jí)和單級(jí)的多路器現(xiàn)在是18頁(yè)\一共有51頁(yè)\編輯于星期六多路器形式邏輯的錯(cuò)誤情況現(xiàn)在是19頁(yè)\一共有51頁(yè)\編輯于星期六多路器形式邏輯的錯(cuò)誤情況（續(xù)）現(xiàn)在是20頁(yè)\一共有51頁(yè)\編輯于星期六使用CMOS傳輸門實(shí)現(xiàn)或功能和與功能現(xiàn)在是21頁(yè)\一共有51頁(yè)\編輯于星期六用傳輸門實(shí)現(xiàn)功能現(xiàn)在是22頁(yè)\一共有51頁(yè)\編輯于星期六用傳輸門實(shí)現(xiàn)功能（續(xù)）現(xiàn)在是23頁(yè)\一共有51頁(yè)\編輯于星期六傳輸門和標(biāo)準(zhǔn)門的組合現(xiàn)在是24頁(yè)\一共有51頁(yè)\編輯于星期六CMOS傳輸門的RC模型現(xiàn)在是25頁(yè)\一共有51頁(yè)\編輯于星期六上升和下降情況下NMOS和PMOS的導(dǎo)通電阻現(xiàn)在是26頁(yè)\一共有51頁(yè)\編輯于星期六傳輸門的導(dǎo)通電阻傳輸VDD時(shí)，傳輸門單位尺寸的NMOS和PMOS并聯(lián)的等效電阻：傳輸0V時(shí)，傳輸門單位尺寸的NMOS和PMOS并聯(lián)的等效電阻：傳輸門的導(dǎo)通電阻：現(xiàn)在是27頁(yè)\一共有51頁(yè)\編輯于星期六關(guān)斷和導(dǎo)通狀態(tài)下的傳輸門電容現(xiàn)在是28頁(yè)\一共有51頁(yè)\編輯于星期六有驅(qū)動(dòng)和負(fù)載的傳輸門現(xiàn)在是29頁(yè)\一共有51頁(yè)\編輯于星期六傳輸門構(gòu)成的多路器1的路徑延遲現(xiàn)在是30頁(yè)\一共有51頁(yè)\編輯于星期六傳輸門構(gòu)成的多路器2的路徑延遲現(xiàn)在是31頁(yè)\一共有51頁(yè)\編輯于星期六傳輸門的邏輯強(qiáng)度計(jì)算現(xiàn)在是32頁(yè)\一共有51頁(yè)\編輯于星期六3X傳輸門的邏輯強(qiáng)度計(jì)算現(xiàn)在是33頁(yè)\一共有51頁(yè)\編輯于星期六驅(qū)動(dòng)CMOSTG的與非門的邏輯強(qiáng)度現(xiàn)在是34頁(yè)\一共有51頁(yè)\編輯于星期六7.3動(dòng)態(tài)D鎖存器和D觸發(fā)器簡(jiǎn)單D鎖存器的演進(jìn)現(xiàn)在是35頁(yè)\一共有51頁(yè)\編輯于星期六使用傳輸門實(shí)現(xiàn)的CMOSD鎖存器現(xiàn)在是36頁(yè)\一共有51頁(yè)\編輯于星期六實(shí)現(xiàn)D鎖存器的CMOS典型電路現(xiàn)在是37頁(yè)\一共有51頁(yè)\編輯于星期六正沿觸發(fā)的D型觸發(fā)器現(xiàn)在是38頁(yè)\一共有51頁(yè)\編輯于星期六7.4多米諾邏輯從靜態(tài)門到動(dòng)態(tài)門的演化現(xiàn)在是39頁(yè)\一共有51頁(yè)\編輯于星期六動(dòng)態(tài)門的實(shí)現(xiàn)例：用動(dòng)態(tài)邏輯實(shí)現(xiàn)一個(gè)3輸入或非門，并解釋它是如何工作的。調(diào)整晶體管尺寸使其與傳統(tǒng)的CMOS反相器具有相同的延遲（PMOS8λ:2λ，NMOS4λ:2λ）。現(xiàn)在是40頁(yè)\一共有51頁(yè)\編輯于星期六動(dòng)態(tài)門的一般結(jié)構(gòu)現(xiàn)在是41頁(yè)\一共有51頁(yè)\編輯于星期六動(dòng)態(tài)門之間的連接現(xiàn)在是42頁(yè)\一共有51頁(yè)\編輯于星期六動(dòng)態(tài)門之間的連接現(xiàn)在是43頁(yè)\一共有51頁(yè)\編輯于星期六多米諾門的級(jí)聯(lián)現(xiàn)在是44頁(yè)\一共有51頁(yè)\編輯于星期六用多米諾邏輯實(shí)現(xiàn)加法器功能例：在多米諾邏輯中實(shí)現(xiàn)功能。假設(shè)可以作為門的穩(wěn)定輸入?，F(xiàn)在是45頁(yè)\一共有51頁(yè)\編輯于星期六靜態(tài)門和動(dòng)態(tài)門邏輯強(qiáng)度的比較現(xiàn)在是46頁(yè)\一共有51頁(yè)\編輯于星期六多米諾邏輯的局限性多米諾邏輯的主要問題：由于電容上電荷的丟失而可能使邏輯發(fā)生混亂

現(xiàn)在是47頁(yè)\一共有51頁(yè)\編輯于星期六多米諾邏輯中電荷共享的例子現(xiàn)在是