第五章數(shù)字電路基礎(chǔ)

第五章數(shù)字電路基礎(chǔ)第1頁，共76頁，2023年，2月20日，星期三第五章數(shù)字電路基礎(chǔ)第1節(jié)脈沖與數(shù)字信號第2節(jié)數(shù)制與碼制第3節(jié)邏輯門電路第4節(jié)基本邏輯運(yùn)算第2頁，共76頁，2023年，2月20日，星期三本章知識目標(biāo)掌握與門、或門、非門基本邏輯門的邏輯功能。了解與非門、或非門、與或非門等復(fù)合邏輯門的邏輯功能。了解TTL、CMOS門電路的型號、引腳功能。本章技能目標(biāo)會(huì)畫基本邏輯門和復(fù)合邏輯門的電路符號，會(huì)使用真值表。會(huì)測試TTL、CMOS門電路的邏輯功能。能根據(jù)要求，合理選用集成門電路。第3頁，共76頁，2023年，2月20日，星期三第1節(jié)

脈沖與數(shù)字信號

信號的形式是多種多樣的，現(xiàn)代電子電路所處理的信號主要可分為兩大類，一類為模擬信號，一類為數(shù)字信號。數(shù)字信號是指那些在時(shí)間和數(shù)值上都是離散的信號。它們發(fā)生在離散的瞬間，其信號表現(xiàn)為一系列由高、低電平組成的脈沖波。例如：電流的有和無、燈的亮和滅等，我們只關(guān)心信號的有無和電平的高低，來表明電路的輸入和輸出之間的邏輯關(guān)系，常用二值量信息來表示，用數(shù)字“1”表示高電平或者有信號，用數(shù)字“0”表示低電平或者無信號，至于高低電平的精確值則無關(guān)緊要。在這里0和1只是一種形式符號，沒有任何數(shù)字上的概念。那么“脈沖”一詞是源于對脈搏跳動(dòng)的形象描寫，下圖為人的心電圖波形——脈沖信號。第4頁，共76頁，2023年，2月20日，星期三1脈沖的主要參數(shù)及常見波形【脈沖信號】電子技術(shù)中，一般把瞬間突變，作用時(shí)間極短的電壓、電流信號稱為脈沖信號。從廣義來說,凡是各種非正弦規(guī)律變化的電壓或電流都可稱為脈沖信號?！境Ｒ姷膸追N脈沖信號波形】脈沖信號的波形多種多樣,圖給出了幾種常見的脈沖信號波形。(a)矩形波(b)尖脈沖(c)鋸齒波

(d)三角波(e)階梯波第5頁，共76頁，2023年，2月20日，星期三【脈沖波形的主要參數(shù)】數(shù)字電路中常用理想的矩形脈沖作為電路的工作信號。但是實(shí)際的矩形脈沖前后沿都不可能達(dá)到理想脈沖那么陡峭。如下圖所示，為了表征矩形脈沖波形的特性,可用以下幾個(gè)主要參數(shù)表示:

(a)理想矩形脈沖(b）實(shí)際矩形脈沖脈沖的主要參數(shù)：（1）脈沖幅度Um：脈沖電壓變化的最大值（2）脈沖上升時(shí)間tr：脈沖波形從0.1Um上升到0.9Um所需的時(shí)間（3）脈沖下降時(shí)間tf：脈沖波形從0.9Um下降到0.1Um所需的時(shí)間（4）脈沖寬度tw：脈沖上升沿0.5Um到下降沿0.5Um所需的時(shí)間（5）脈沖周期T

：周期脈沖中相鄰兩個(gè)波形重復(fù)出現(xiàn)所需的時(shí)間（6）脈沖頻率f

：1秒內(nèi)脈沖出現(xiàn)的次數(shù)f=1/T

（7）占空比q

：脈沖寬度tw與脈沖周期T的比值q=tw/T

第6頁，共76頁，2023年，2月20日，星期三2數(shù)字信號的表示方法

【數(shù)字信號的概念】通常把脈沖的出現(xiàn)或消失用1和0來表示，這樣一串脈沖就變成一串由1和0組成的數(shù)碼，這樣的信號就是數(shù)字信號。典型的數(shù)字信號在電路中常表現(xiàn)為只有高電平和低電平跳變的電壓或電流?！緮?shù)字信號的表示方法】數(shù)字信號只有兩個(gè)離散值——高電平和低電平，是一種二值信號。常用數(shù)字0和1分別表示低電平和高電平。數(shù)字信號的0和1沒有大小之分，只代表兩種對立的狀態(tài)，稱為邏輯0和邏輯1，也稱為二值數(shù)字邏輯。如下圖（正邏輯）：高電平低電平第7頁，共76頁，2023年，2月20日，星期三3數(shù)字信號的應(yīng)用

【數(shù)字電路優(yōu)點(diǎn)】便于高度集成化。工作可靠性高，抗干擾能力強(qiáng)。數(shù)字信息便于長期保存。數(shù)字集成電路產(chǎn)品系列多、通用性強(qiáng)、成本低。保密性好。數(shù)字信息容易加密處理，不易被竊取?！緮?shù)字信號的應(yīng)用】數(shù)字電子技術(shù)不僅廣泛應(yīng)用于現(xiàn)代數(shù)字通信、雷達(dá)、自動(dòng)控制、遙測、遙控、數(shù)字計(jì)算機(jī)、數(shù)字測量儀表等領(lǐng)域，而且已經(jīng)飛速進(jìn)入了千家萬戶的日常生活。從傳統(tǒng)的電子表、計(jì)算器，到目前流行的數(shù)字廣播、數(shù)字電視、數(shù)字電影、數(shù)字照相機(jī)、數(shù)字手機(jī)、二維條碼、網(wǎng)絡(luò)電子商城等。數(shù)字化技術(shù)還正在引發(fā)一場范圍廣泛的產(chǎn)品革命，各種家用電器設(shè)備，信息處理設(shè)備都將朝著數(shù)字化方向發(fā)展。第8頁，共76頁，2023年，2月20日，星期三第2節(jié)數(shù)制與碼制

我們習(xí)慣使用的是十進(jìn)制數(shù)（如563），而在實(shí)際的數(shù)字電路中采用十進(jìn)制十分不便，因?yàn)槭M(jìn)制有十個(gè)數(shù)碼，要想嚴(yán)格的區(qū)分開必須有十個(gè)不同的電路狀態(tài)與之相對應(yīng)，這在技術(shù)上實(shí)現(xiàn)起來比較困難。因此在實(shí)際的數(shù)字電路中一般不直接采用十進(jìn)制，而廣泛應(yīng)用二進(jìn)制，但又由于二進(jìn)制數(shù)有字碼長、位數(shù)多的缺點(diǎn)，在數(shù)字計(jì)算機(jī)編程中，為了書寫方便也常采用十六進(jìn)制，有時(shí)也采用八進(jìn)制的計(jì)數(shù)方式。

第9頁，共76頁，2023年，2月20日，星期三1數(shù)制

【相關(guān)概念】（1）數(shù)制：就是數(shù)的進(jìn)位制。（2）位權(quán)（位的權(quán)數(shù)）：同一數(shù)碼在不同位置上所表示的數(shù)值是不同的?！臼M(jìn)制數(shù)】

（1）采用0、1、2、…、9十個(gè)基本數(shù)碼。（2）運(yùn)算規(guī)律：逢十進(jìn)一、借一當(dāng)十。例如：十進(jìn)制數(shù)55的位權(quán)展開式為：(55)10＝5×101＋5×100位權(quán)10位權(quán)1

第10頁，共76頁，2023年，2月20日，星期三【二進(jìn)制數(shù)】（1）采用0和1兩個(gè)基本數(shù)碼。（2）運(yùn)算規(guī)律：逢二進(jìn)一，借一當(dāng)二。二進(jìn)制數(shù)的位權(quán)展開式：例如：(101.01)2＝1×22＋0×21＋1×20＋0×2-1＋1×2-2其中22、21、20、2-1、2-2為位權(quán)。各數(shù)位的位權(quán)是2的冪重要！第11頁，共76頁，2023年，2月20日，星期三【十六進(jìn)制數(shù)】（1）采用0～9、A～F十六個(gè)數(shù)碼，符號A～Ｆ對應(yīng)10～15。（2）運(yùn)算規(guī)律：逢十六進(jìn)一，借一當(dāng)十六。十六進(jìn)制數(shù)的位權(quán)展開式：例如：(8F8)16＝8×162＋15×161＋8×160【不同數(shù)制的轉(zhuǎn)換】（1）二進(jìn)制轉(zhuǎn)換為十進(jìn)制的方法是：先寫出二進(jìn)制的位權(quán)展開式，然后將各項(xiàng)數(shù)值

按十進(jìn)制相加，就可得到等值的十進(jìn)制數(shù)。

（2）十進(jìn)制轉(zhuǎn)換為二進(jìn)制：將十進(jìn)制數(shù)連除以2，先得到的余數(shù)為二進(jìn)制數(shù)的低位，后得到的余數(shù)為二進(jìn)制數(shù)的高位。直到商為0為止。

第12頁，共76頁，2023年，2月20日，星期三【例5-2】將十進(jìn)制數(shù)(11)10轉(zhuǎn)換為二進(jìn)制數(shù)解：（1）整數(shù)部分轉(zhuǎn)換——整數(shù)部分連除以2，先得到的余數(shù)為低位，后得到的余數(shù)為高位。直到商為0為止。所以（11)10＝(1011)2【例5-1】將二進(jìn)制數(shù)(101.01)2轉(zhuǎn)換為十進(jìn)制數(shù)

解：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝4＋1＋0.25＝(5.25)10

案例解析每一位按位權(quán)展開第13頁，共76頁，2023年，2月20日，星期三2碼制

數(shù)字電路處理的是二進(jìn)制數(shù)據(jù)，而人們習(xí)慣使用十進(jìn)制，所以就產(chǎn)生了用四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)的計(jì)數(shù)方法，這種用于表示十進(jìn)制數(shù)的二進(jìn)制代碼稱為二-十進(jìn)制代碼，簡稱BCD碼。其中8421BCD碼使用最多?！?421BCD碼】表示方法為：四位二進(jìn)制數(shù)碼的位權(quán)從高位到低位依次是8（23）、4（22）、2（21）、1（20）。十進(jìn)制數(shù)與8421BCD碼對應(yīng)關(guān)系如下表所示。十進(jìn)制數(shù)0123456789二進(jìn)制數(shù)0000000100100011010001010110011110001001

舉例說明：十進(jìn)制365用8421BCD碼表示時(shí)，直接將十進(jìn)制數(shù)3、6、5對應(yīng)的四位二進(jìn)制數(shù)碼0011、0110、0101代入即可得到轉(zhuǎn)換結(jié)果，即：(365)10＝(001101100101)8421BCD第14頁，共76頁，2023年，2月20日，星期三技能訓(xùn)練：數(shù)字電路實(shí)驗(yàn)臺的使用練習(xí)第15頁，共76頁，2023年，2月20日，星期三（1）數(shù)字邏輯電路實(shí)驗(yàn)臺（箱）簡介數(shù)字邏輯電路實(shí)驗(yàn)箱種類很多，在功能和使用方法上雖稍有不同，但基本功能還是相同的。下面以JCF數(shù)字邏輯電路實(shí)驗(yàn)箱為例進(jìn)行介紹。JCF數(shù)字邏輯電路實(shí)驗(yàn)箱，適用于數(shù)字邏輯電路、脈沖電路等實(shí)驗(yàn)，同時(shí)也適用于相關(guān)電子課程設(shè)計(jì)、產(chǎn)品開發(fā)及科研。主要包括二～十進(jìn)制七段譯碼顯示器；十六位二進(jìn)制“0”～“1”電平顯示器；八位邏輯電平開關(guān)；單脈沖電路；時(shí)鐘電路；時(shí)序發(fā)生器及啟停電路；函數(shù)信號發(fā)生器；頻率計(jì)；數(shù)字電壓表等實(shí)驗(yàn)測試單元。同時(shí)配有EDA數(shù)字自動(dòng)化設(shè)計(jì)電路。JCF數(shù)字邏輯電路實(shí)驗(yàn)箱由DLS-A和DLS-B兩部分區(qū)域組成，DLS-A主要由通用電路、模擬電路設(shè)定區(qū)、電源等組成；DLS-B主要作為系統(tǒng)實(shí)驗(yàn)區(qū)用。該系統(tǒng)結(jié)構(gòu)框圖如圖1-4所示：第16頁，共76頁，2023年，2月20日，星期三JCF數(shù)字邏輯電路實(shí)驗(yàn)箱結(jié)構(gòu)框圖第17頁，共76頁，2023年，2月20日，星期三該實(shí)驗(yàn)系統(tǒng)主要由以下內(nèi)容組成：

1）主板上設(shè)有8P，14P，16P，20P，24P，28P，40P共28個(gè)可靠的IC插座，裝有2只可調(diào)電位器，還有許多大、小圓孔插座，供插電阻、電容以及實(shí)驗(yàn)接線等使用，實(shí)驗(yàn)接線時(shí)，只要用鎖緊插頭線相互連接即可。2）配有電源變壓器，可直接作實(shí)驗(yàn)。電源參數(shù)：+5V/2.5A，12V/0.5A。3）信號源：提供四組正負(fù)單脈沖，一組頻率可選1Hz，10Hz，100Hz，1KHz，10KHz，100KHz，1MHz的方波，一組T1～T4的時(shí)序信號。4）提供一組6位LED顯示器，16位邏輯電平輸入，16位二進(jìn)制電平顯示器。5）保護(hù)箱：鋁合金外箱一只。6）備有可多重疊插的鎖緊插頭線。第18頁，共76頁，2023年，2月20日，星期三（2）通用電路簡介

1）二-十進(jìn)制七段譯碼顯示器電路：二-十進(jìn)制七段譯碼顯示器共6位，每位分DA，圖1-5二-十進(jìn)制七段譯碼顯示器DB，DC，DD，DE，DF，DG七段，譯碼器采用CD4511，顯示器采用共陰0.5英寸顯示器。譯碼器輸入端對應(yīng)于每一位的8，4，2，1插孔。圖1-5為二-十進(jìn)制七段譯碼顯示器電路圖。第19頁，共76頁，2023年，2月20日，星期三2）十六位二進(jìn)制“0”～“1”邏輯電平指示燈（邏輯筆）：“0”～“1”邏輯電平指示燈電路如圖1-6所示，有六片74LS04電路驅(qū)動(dòng)發(fā)光二極管。當(dāng)輸入端為高電平時(shí)，對應(yīng)的紅色發(fā)光二極管點(diǎn)亮，表示邏輯“1”，當(dāng)輸入端為低電平時(shí)，對應(yīng)的綠色發(fā)光二極管點(diǎn)亮，表示邏輯“0”。

圖1-6二進(jìn)制“0”～“1”邏輯電平指示電路第20頁，共76頁，2023年，2月20日，星期三3）十六位邏輯開關(guān)

邏輯電平開關(guān)由十六個(gè)電平開關(guān)組成，如圖1-7所示。當(dāng)開關(guān)往上撥時(shí)，產(chǎn)生邏輯高電平“1”；當(dāng)開關(guān)往下?lián)軙r(shí)，產(chǎn)生邏輯低電平“0”。圖1-7邏輯電平開關(guān)第21頁，共76頁，2023年，2月20日，星期三4）單脈沖電路

單脈沖電路有四個(gè)，其中P1、P2、P3、P4單脈沖電路采用消抖動(dòng)的R-S電路，如圖1-8所示，每按一次單脈沖鍵，產(chǎn)生正負(fù)脈沖各一個(gè)。圖1-8單脈沖電路按動(dòng)單脈沖按鈕（AN），將KK2開關(guān)撥至上端，測輸出正負(fù)脈沖，用示波器可測得輸出的脈沖波形。第22頁，共76頁，2023年，2月20日，星期三5）時(shí)鐘電路與分頻電路

時(shí)鐘電路由16M晶體、74LS04、74LS74等元件組成，其電路如圖1-9a所示。16M晶體、74LS04等元件組成振蕩電路；74LS74電路組成分頻整形電路。振蕩電路可輸出2MHz，1MHz，500KHz（4MHz）方波信號，1MHZ方波信號再經(jīng)6級十進(jìn)制分頻后，產(chǎn)生100KHz，10KHz，1KHz，100Hz，10Hz，1Hz方波信號。如圖1-9b所示。

a）時(shí)鐘電路圖1-9時(shí)鐘電路與分頻電路第23頁，共76頁，2023年，2月20日，星期三5）時(shí)鐘電路與分頻電路b）分頻電路圖1-9時(shí)鐘電路與分頻電路第24頁，共76頁，2023年，2月20日，星期三6）時(shí)序發(fā)生器及啟停電路

時(shí)序發(fā)生器及啟停電路如圖1-10所示，MF為時(shí)鐘輸入端，時(shí)鐘頻率可從1MHz，100KHz中選擇一個(gè)輸入，KK2開關(guān)為單拍和連續(xù)輸出時(shí)序信號選擇開關(guān)。當(dāng)開關(guān)往上撥時(shí)，輸出單拍的時(shí)序信號，當(dāng)開關(guān)往下?lián)軙r(shí)，輸出連續(xù)的時(shí)序信號。時(shí)鐘選擇信號的出廠連接為1MHz。圖1-11為由示波器測得的、從T1至T4產(chǎn)生的連續(xù)的時(shí)序信號（脈沖）輸出波形圖。第25頁，共76頁，2023年，2月20日，星期三6）時(shí)序發(fā)生器及啟停電路

第26頁，共76頁，2023年，2月20日，星期三（3）實(shí)驗(yàn)區(qū)簡介

1）實(shí)驗(yàn)區(qū)組成：實(shí)驗(yàn)區(qū)主要由DLS-A和DLS-B兩部分區(qū)域組成。實(shí)驗(yàn)區(qū)采用集成電路插座、鎖緊式疊插針。集成電路插座與鎖緊式疊插針之間由印刷線路板連通，實(shí)驗(yàn)板上有集成電路插座26個(gè)，其中IC1～I(xiàn)C7、IC12、IC19、IC21插座的電源、地線未接，供做模擬電路及某些電路的電源、地線，其余IC插座均已連接電源、地線。另有電阻器、電容器、圖1-11連續(xù)的時(shí)序信號輸出波形圖。二極管、三極管、電位器等模擬電路設(shè)定區(qū)，供脈沖電路、模擬電路實(shí)驗(yàn)使用。實(shí)驗(yàn)時(shí)專用鎖緊式導(dǎo)線插入鎖緊式疊插針，插入時(shí)順時(shí)針旋轉(zhuǎn)20～30度；拆除時(shí)逆時(shí)針旋轉(zhuǎn)20～30度。2）集成電路的連線：由實(shí)驗(yàn)儀的結(jié)構(gòu)可知，鎖緊式疊插針是實(shí)驗(yàn)的關(guān)鍵部分，因此，正確使用鎖緊式疊插針、導(dǎo)線是主要問題。第27頁，共76頁，2023年，2月20日，星期三圖1-11連續(xù)的時(shí)序信號輸出波形圖。

第28頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)內(nèi)容

（1）按照上述雙實(shí)驗(yàn)箱的介紹，找到并熟悉實(shí)驗(yàn)箱各部分功能電路。（2）鎖緊插頭的使用與連接

操作步驟1）在數(shù)字電路實(shí)驗(yàn)箱上，進(jìn)行鎖緊插頭的插、拔練習(xí)，注意操作方法。2）對多根鎖緊插頭進(jìn)行連接練習(xí)。第29頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)內(nèi)容（3）邏輯電平開關(guān)和指示燈的使用與測試

操作步驟1）分別將邏輯電平開關(guān)撥上、撥下，用萬用表的電壓檔測試其輸出端的高低電平值，并記錄。2）將邏輯電平開關(guān)的輸出端接到邏輯電平指示燈（邏輯筆）的輸入端，分別將邏輯電平開關(guān)撥上、撥下，觀察指示燈的變化，并記錄。3）將邏輯電平指示燈（邏輯筆）的輸入端分別接到地和＋5V電壓上，觀察指示燈的變化，并記錄。第30頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)內(nèi)容（4）二－十進(jìn)制七段譯碼顯示電路的使用與測試

操作步驟1）將一個(gè)二－十進(jìn)制七段譯碼顯示器的4個(gè)BCD碼輸入端依次接到4個(gè)邏輯電平開關(guān)上，按編碼順序依次給定一組代碼并拔動(dòng)相應(yīng)的邏輯電平開關(guān)，觀察顯示器顯示的數(shù)字，并記錄。2）將一個(gè)二－十進(jìn)制七段譯碼顯示器的4個(gè)BCD碼輸入端中某個(gè)開路，隨便給定一組代碼，觀察指示燈的變化，并記錄。第31頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)內(nèi)容（5）單脈沖發(fā)生器電路測試

操作步驟1）用雙蹤示波器的探頭接到單脈沖發(fā)生器的正脈沖輸出端，皮線接地，每按一下單脈沖開關(guān)，同時(shí)在示波器上觀察顯示波形的變化情況，并記錄。2）將雙蹤示波器的探頭改接到單脈沖發(fā)生器的負(fù)脈沖輸出端，再用同樣的方法，觀察顯示波形的變化情況，并記錄。第32頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)內(nèi)容（6）連續(xù)脈沖發(fā)生器電路及分頻電路測試

操作步驟1）用雙蹤示波器的探頭依次接到連續(xù)脈沖發(fā)生器的各個(gè)頻率輸出端，皮線接地，同時(shí)觀察示波器上顯示的波形，讀出其頻率數(shù)值，與輸出標(biāo)稱值比較，分析誤差原因并記錄。2）用同樣的方法，分別測試分頻電路輸出的不同頻率信號，與標(biāo)稱值比較，分析誤差原因并記錄。第33頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)內(nèi)容（7）時(shí)序發(fā)生器及啟停電路測試

操作步驟1）從1MHz和100MHz中選擇一個(gè)時(shí)鐘頻率信號送到時(shí)序發(fā)生器及啟停電路的時(shí)鐘輸入端。2）撥動(dòng)開關(guān)KK2向上或向下，分別用雙蹤示波器觀察測試單拍和連續(xù)的各輸出時(shí)序信號，采用雙蹤測試方式，觀察顯示波形的時(shí)序關(guān)系并記錄第34頁，共76頁，2023年，2月20日，星期三自測、互測：對數(shù)字電路實(shí)驗(yàn)臺的所有部分的使用方法、注意事項(xiàng)及安全文明生產(chǎn)情況進(jìn)行互測，100分制。1、數(shù)字電路實(shí)驗(yàn)臺的使用測試：60分。2、注意事項(xiàng)：20分。3、安全文明生產(chǎn)：20分。

第35頁，共76頁，2023年，2月20日，星期三實(shí)訓(xùn)報(bào)告

總結(jié)數(shù)字電路實(shí)驗(yàn)箱的功能、使用方法及注意事項(xiàng)。第36頁，共76頁，2023年，2月20日，星期三第3節(jié)邏輯門電路

邏輯門電路是用以實(shí)現(xiàn)一定邏輯關(guān)系的電子電路，簡稱門電路，是組成數(shù)字電路的最基本單元?！痉诸悺浚?）按邏輯功能不同可分為：基本邏輯門和復(fù)合邏輯門。基本邏輯門包括與門、或門、非門；復(fù)合邏輯門包括與非門、或非門、與或非門等。（2）按功能特點(diǎn)不同可分為：普通門(推拉式輸出)、輸出開路門、三態(tài)門等。（3）按電路結(jié)構(gòu)不同可分為：分立元件門電路和集成門電路兩大類。其中集成門電路又包括輸入端和輸出端都由雙極型晶體三極管構(gòu)成的TTL集成門電路和以互補(bǔ)對稱單極型MOS管構(gòu)成的CMOS集成門電路。

第37頁，共76頁，2023年，2月20日，星期三1簡單門電路（1）與邏輯關(guān)系和與門電路

如下圖的電路，很顯然，若要燈亮，則2個(gè)開關(guān)必須全都閉合。如有一個(gè)開關(guān)斷開，燈就不亮。【與邏輯關(guān)系】僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿足時(shí)，事件（Y）才能發(fā)生,這種邏輯關(guān)系稱為與邏輯關(guān)系。在邏輯代數(shù)中，與邏輯又稱邏輯乘。A、B同時(shí)按下燈泡才亮第38頁，共76頁，2023年，2月20日，星期三【邏輯真值表】用A和B分別代表2個(gè)開關(guān)，并假定閉合為1，斷開為0，Y代表燈，亮為1，滅為0，則與邏輯關(guān)系可用下表表示。這種把所有可能的條件組合及其對應(yīng)結(jié)果依次列出來的表格叫做真值表。顯然，與邏輯真值表如下：【邏輯表達(dá)式】

Y=A·B=AB其中，“·”為邏輯乘符號，也可省略。

【邏輯符號】實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門電路。其邏輯符號如下：

讀作“A與B”第39頁，共76頁，2023年，2月20日，星期三【邏輯功能】與邏輯功能可表述為：輸入全1，輸出為1；輸入有0，輸出為0?！静ㄐ螆D】與邏輯波形圖，如下圖所示。ABY100000010111第40頁，共76頁，2023年，2月20日，星期三（2）或邏輯關(guān)系與或門電路

如下圖所示，可以看出，2個(gè)開關(guān)中只要有一個(gè)閉合，燈就亮；如果想要燈滅，則2個(gè)開關(guān)必須全斷開。【或邏輯關(guān)系】當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，…)中，只要有一個(gè)或多個(gè)條件具備，事件（Y）就發(fā)生。在邏輯代數(shù)中，或邏輯又稱邏輯加。

A、B任意按下一個(gè)燈亮

第41頁，共76頁，2023年，2月20日，星期三【真值表】用A和B分別代表2個(gè)開關(guān)，并假定閉合為1，斷開為0，Y代表燈，亮為1，滅為0，則或邏輯的真值表如下表所示：ABY000011

101111【邏輯表達(dá)式】Y=A+B其中，“+”為邏輯加符號?！具壿嫹枴繉?shí)現(xiàn)或邏輯關(guān)系的電路稱為或門電路。其邏輯符號如下圖所示讀作“A或B”第42頁，共76頁，2023年，2月20日，星期三【邏輯功能】或邏輯功能可表述為：輸入有1，輸出為1；輸入全0，輸出為0。【波形圖】或邏輯波形圖，如下圖所示。ABY101000011111第43頁，共76頁，2023年，2月20日，星期三（3）非邏輯關(guān)系與非門電路如下圖所示，開關(guān)閉合，燈就滅，如果想要燈亮，則開關(guān)需斷開。【非邏輯關(guān)系】當(dāng)決定事件（Y）發(fā)生的條件（A）滿足時(shí)，事件不發(fā)生；條件不滿足，事件反而發(fā)生。在邏輯代數(shù)中，非邏輯又稱反邏輯。

開關(guān)A斷開燈才亮第44頁，共76頁，2023年，2月20日，星期三【真值表】用A和B分別代表2個(gè)開關(guān)，并假定閉合為1，斷開為0，Y代表燈，亮為1，滅為0，則非邏輯的真值表如下表所示?！具壿嫳磉_(dá)式】Y=其中，“”為邏輯非符號。讀作“A非”或“A反”【邏輯符號】實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門電路。其邏輯符號如下圖：第45頁，共76頁，2023年，2月20日，星期三【邏輯功能】非邏輯功能可表述為：輸入為1，輸出為0；輸入為0，輸出為1?！静ㄐ螆D】非邏輯波形圖,如下圖所示。AY100011第46頁，共76頁，2023年，2月20日，星期三下表所示為常用與非門、或非門和異或門的邏輯組成、邏輯表達(dá)式、邏輯功能及邏輯符號的對比。名稱邏輯組成邏輯符號邏輯表達(dá)式與非門或非門與或非門（4）復(fù)合門電路

第47頁，共76頁，2023年，2月20日，星期三（5）由晶體二極管和晶體晶體三極管等元件構(gòu)成的最簡單與、或、非門電路。【最簡單的晶體二極管與門電路】

(a)原理圖（b）實(shí)物圖

第48頁，共76頁，2023年，2月20日，星期三在晶體二極管與門的兩個(gè)輸入端A、B分別輸入一定大小的電壓信號，并測量出輸出端Y的電壓大小，測量情況如左表所示。如果燈亮用邏輯1表示高電平，燈不亮用邏輯0表示低電平，則可根據(jù)左表列出其真值表，如表右所示。A/VB/VY/V0.30.310.33130.31333.7ABY000010100111結(jié)論：晶體二極管與門電路只有當(dāng)A、B均輸入高電平時(shí)，輸出Y才為高電平，在其他情況下輸出均為低電平。符合與邏輯關(guān)系，其邏輯表達(dá)式為Y＝AB。(a)實(shí)測結(jié)果（b）真值表第49頁，共76頁，2023年，2月20日，星期三【最簡單的晶體二極管或門電路】

(a)原理圖（b）實(shí)物圖第50頁，共76頁，2023年，2月20日，星期三在晶體二極管或門的兩個(gè)輸入端A、B分別輸入一定大小的電壓信號，并測量出輸出端Y的電壓大小。測量情況和真值表分別如左表和右表。A/VB/VY/V0.30.300.332.330.32.3332.3結(jié)論：晶體二極管或門電路中只要A、B有高電平輸入時(shí)，輸出Y就為高電平。只有A、B都為低電平時(shí)，Y才為低電平，符合或邏輯關(guān)系，其邏輯表達(dá)式為Y＝A＋B。(a)實(shí)測結(jié)果（b）真值表

ABY000011101111第51頁，共76頁，2023年，2月20日，星期三【最簡單的晶體三極管非門電路】

(a)原理圖（b）實(shí)物圖

測量結(jié)果是：輸入低電壓時(shí)，輸出為高電壓，反之輸出為低電壓。從而可以得出該電路的真值表如右。結(jié)論：當(dāng)輸入為高電平時(shí)，晶體三極管飽和導(dǎo)通，輸出Y為低電平，而輸入為低電平時(shí)，晶體三極管截止輸出為高電平，因此，輸出與輸入的電平之間是反相關(guān)系，它實(shí)際上就是一個(gè)非門（亦稱反相器），其邏輯表達(dá)式為：AY0110第52頁，共76頁，2023年，2月20日，星期三2集成TTL門電路

分立元件構(gòu)成的門電路，不但元件多、體積大，而且連線和焊點(diǎn)也太多，因而造成電路的可靠性差。隨著電子技術(shù)的飛速發(fā)展及集成工藝的規(guī)?；a(chǎn)，目前分立元件門電路已經(jīng)被集成門電路所代替。集成門電路與分立元件門電路相比，不但體積小、重量輕、功耗小、速度快、工作可靠性高、抗干擾能力強(qiáng)，而且成本低、價(jià)格便宜、便于安裝和調(diào)試，目前已得到廣泛應(yīng)用。集成TTL門電路的輸入端和輸出端都采用了晶體三極管，稱之為雙極型晶體三極管集成電路，簡稱集成TTL門電路。他開關(guān)速度快

，是目前應(yīng)用較多的一種集成邏輯門。這里我們不再介紹其內(nèi)部電路組成，主要了解它的外部特性、邏輯功能主要參數(shù)和使用注意事項(xiàng)等。第53頁，共76頁，2023年，2月20日，星期三【集成TTL門電路外形和封裝】在TTL類型中，CT74LS系列為目前廣泛應(yīng)用的產(chǎn)品,一般為雙列直插塑封型。下面以74LS00為例介紹與非門。

圖74LS00外引線排列圖引腳編號及含義：每個(gè)集成電路都有定位標(biāo)志（定位標(biāo)志有半圓和圓點(diǎn)兩種表達(dá)形式），用以確定腳碼為1的引腳。把標(biāo)志置于左端，最靠近定位標(biāo)志的引腳規(guī)定第1腳，其他引腳按逆時(shí)針方向依次加1遞增順序讀出序號。圖中A、B為輸入端，Y為輸出端，并以字頭數(shù)字區(qū)分內(nèi)部的與非門。其共用電源為VCC（14腳），GND為共用接地點(diǎn)（7腳）。定位標(biāo)志。注意：每個(gè)集成電路內(nèi)部的各個(gè)邏輯單元互相獨(dú)立可以單獨(dú)使用，但電源和接地線是公共的第54頁，共76頁，2023年，2月20日，星期三【普通集成TTL門電路】

（1）與非門：下圖所示為最常用的74LS00（T4000）四2輸入與非門管腳排列圖，其邏輯表達(dá)式為

其它常用TTL集成電路：與門非門或非門第55頁，共76頁，2023年，2月20日，星期三【OC門】

在實(shí)際電路中，往往需要將兩個(gè)或以上門電路的輸出端并聯(lián)在一起使用，稱為線與。但前面介紹的普通TTL與非門不能實(shí)現(xiàn)線與，而OC門可以實(shí)現(xiàn)線與。集電極開路的與非門稱為OC門。OC門邏輯符號如下圖所示。

Q&A：普通TTL與非門為什么不能實(shí)現(xiàn)線與？普通TTL與非門“線與”后必然有很大的負(fù)載電流同時(shí)流過這兩個(gè)門的輸出級。這個(gè)電流將遠(yuǎn)遠(yuǎn)超過正常工作電流，可能使門電路損壞。如右圖所示。另外，單個(gè)的標(biāo)準(zhǔn)TTL門電路的局限性有：（1）無法滿足對不同輸出電平的需要。因?yàn)殡娫匆唤?jīng)確定，輸出的高電平也就固定。（2）不能驅(qū)動(dòng)滿足驅(qū)動(dòng)較大電流、較高電壓的負(fù)載的要求。第56頁，共76頁，2023年，2月20日，星期三【OC門主要功能】（1）實(shí)現(xiàn)與非功能：如圖所示。（2）實(shí)現(xiàn)線與功能：如圖5-26所示：G1、G2任一導(dǎo)通，Y=0；G1、G2全截止，Y=1。所以：第57頁，共76頁，2023年，2月20日，星期三【三態(tài)輸出門（TSL門）】

具有三種輸出狀態(tài)——高電平、低電平、高電阻狀態(tài)的門電路，稱為三態(tài)門電路。下圖所示為三態(tài)門的邏輯符號，是在普通門電路的基礎(chǔ)上，多了一個(gè)控制端EN或，EN或稱使能端。（a）＝0有效（b）EN＝1有效（1）使能端低電平有效的三態(tài)門：＝0時(shí)，輸出；=1時(shí)，輸出Y呈現(xiàn)高阻態(tài)；（2）使能端EN高電平有效的三態(tài)門：EN＝1時(shí)，輸出Y＝AB

；EN=1時(shí)，輸出Y呈現(xiàn)高阻態(tài)。第58頁，共76頁，2023年，2月20日，星期三【TTL門電路使用注意事項(xiàng)】

1、電源電壓及電源干擾的消除

(1)74系列電源電壓滿足（55%）V，54系列電源電壓滿足（510%）V。

(2)為防止外來干擾通過電源串入電路，需對電源進(jìn)行濾波。在印制板電源輸入端接10-100F電容至地，對低頻濾波。

(3)電路中每隔6-8個(gè)門接0.01-0.1F電容至地，對高頻濾波。2、輸出端的連接

(1)普通TTL門輸出端不允許直接并聯(lián)使用。(2)三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。(3)集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。(4)輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。3、多余輸入端的處理

與門和與非門的多余輸入端接邏輯1。即可以直接接5V的電源，或通過1～10k電阻接電源。第59頁，共76頁，2023年，2月20日，星期三*3CMOS門電路CMOS集成邏輯門是采用MOS管作為開關(guān)元件的數(shù)字集成電路。它具有工藝簡單、集成度高、抗干擾能力強(qiáng)、功耗低等優(yōu)點(diǎn)，MOS門有PMOS、NMOS和CMOS三種類型，CMOS電路又稱互補(bǔ)MOS電路，突出的優(yōu)點(diǎn)是靜態(tài)功耗低、抗干擾能力強(qiáng)、工作穩(wěn)定性好、開關(guān)速度高，是性能較好且應(yīng)用較廣泛的一種電路。

第60頁，共76頁，2023年，2月20日，星期三【CMOS反相器】CMOS反向器由N溝道和P溝道的MOS管互補(bǔ)構(gòu)成，電路組成如下圖所示。當(dāng)輸入端A為高電平1時(shí)，輸出Y為低電平0；反之，當(dāng)輸入A為低電平0時(shí)，輸出Y為高電平。其邏輯表達(dá)式為:【CMOS與非門】常用的CMOS與非門如CC4011等，圖(a)為CC4011與非門引腳排列圖【CMOS或非門】常用的CMOS或非門如CC4001等，圖(b)為CC4001或非門引腳排列圖。

(a)CC4011與非門引腳排列圖(b)CC4001或非門引腳排列圖第61頁，共76頁，2023年，2月20日，星期三【CMOS集成門電路的特點(diǎn)】與TTL集成電路相比，CMOS電路具有如下特點(diǎn)：（1）制造工藝較簡單，集成度和成品率較高。（2）功耗低。（3）電源電壓范圍寬。（4）輸入阻抗高，（5）抗干擾能力強(qiáng)。（6）當(dāng)配備適當(dāng)?shù)木彌_器后，能與現(xiàn)有的大多數(shù)邏輯電路兼容.【CMOS集成門的使用注意事項(xiàng)】（1）電源電壓注意不同系列CMOS電路允許的電源電壓范圍不同，一般為3-18V，多用+5V。電源電壓越高，抗干擾能力也越強(qiáng)。

電源電壓極性不能接反也不能超壓，否則，可能會(huì)造成電路永久性失效。在進(jìn)行CMOS電路實(shí)驗(yàn)或?qū)MOS數(shù)字系統(tǒng)進(jìn)行調(diào)試、測量時(shí)，應(yīng)先接入直流電源，后接入信號源；使用結(jié)束時(shí)，應(yīng)先關(guān)信號源，后關(guān)直流電源。（2）其他注意事項(xiàng)焊接時(shí)，電烙鐵必須接地良好，必要時(shí)，將電烙鐵的電源插頭拔下，利用余熱焊接。集成電路在存放和運(yùn)輸時(shí)，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。組裝、調(diào)試時(shí)，應(yīng)使所有的儀表、工作臺面等有良好的接地。第62頁，共76頁，2023年，2月20日，星期三第4節(jié)基本邏輯運(yùn)算

邏輯代數(shù)又稱布爾代數(shù)，是分析數(shù)字電路所使用的數(shù)學(xué)工具。任何事物的因果關(guān)系均可用邏輯代數(shù)中的邏輯關(guān)系表示，這些邏輯關(guān)系也稱邏輯運(yùn)算。

邏輯變量與邏輯函數(shù)一件事情的因果關(guān)系一定具有某種內(nèi)在的邏輯規(guī)律，即存在著邏輯關(guān)系。事情的原因即為這種邏輯關(guān)系的自變量，稱為邏輯變量。而由原因所引起的結(jié)果則是這種邏輯關(guān)系的因變量，稱為邏輯函數(shù)。19世紀(jì)英國數(shù)學(xué)家喬治·布爾首先提出了用代數(shù)的方法來研究、證明、推理邏輯問題，自此產(chǎn)生了邏輯代數(shù)。和普通代數(shù)一樣，邏輯代數(shù)也用A、B等字母表示變量及函數(shù)，不同的是，在普通代數(shù)中，變量的取值可以是任意實(shí)數(shù)，而在邏輯代數(shù)中，每一個(gè)變量只有0、1兩種取值，因而邏輯函數(shù)也只能有0和1兩種取值。在邏輯代數(shù)中，0和1不再具有數(shù)量的概念，僅代表兩種對立邏輯狀態(tài)的符號。第63頁，共76頁，2023年，2月20日，星期三1邏輯代數(shù)的基本運(yùn)算及規(guī)則（1）邏輯代數(shù)運(yùn)算規(guī)則邏輯代數(shù)基本運(yùn)算只有：與（AND）、或（OR）、非（NOT）三種?！九c運(yùn)算規(guī)則】0·0=0，0·1=0，1·0=0，1·1=1?！净蜻\(yùn)算規(guī)則】0+0=0，0+1=1，1+0=1，1+1=1?！痉沁\(yùn)算規(guī)則】

（2）邏輯代數(shù)的基本定律和公式，見下表：第64頁，共76頁，2023年，2月20日，星期三【例5-4】證明反演律:

證明：將等式兩端列出真值表，如下

兩者真值表完全相同，則邏輯關(guān)系必相同，得證。案例解析第65頁，共76頁，2023年，2月20日，星期三*2邏輯函數(shù)的公式化簡法

邏輯函數(shù)化簡的意義在于邏輯表達(dá)式越簡單，實(shí)現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。邏輯函數(shù)的公式化簡法就是運(yùn)用邏輯代數(shù)的運(yùn)算規(guī)則、基本公式和定律來化簡邏輯函數(shù)?！具壿嫼瘮?shù)的表達(dá)式及最簡的概念】

對于一個(gè)邏輯函數(shù)可用多種不同的表達(dá)式表示，大致可分為：“與或”、“或與”、“與非—與非”、“或非—或非”、

“與或非”表達(dá)式。所謂最簡式，必須是乘積項(xiàng)的個(gè)數(shù)最少，其次是每個(gè)乘積項(xiàng)中所含變量個(gè)數(shù)為最少。第66頁，共76頁，2023年，2月20日，星期三將“與或”表達(dá)式：分別寫成“與或非-非”表達(dá)式，“與非—與非”表達(dá)式，“與或非”表達(dá)式。

解：“與或”表達(dá)式“與或非-非”表達(dá)式“與非—與非”表達(dá)式“與或非”表達(dá)式

注意：由于同一個(gè)邏輯函數(shù)可用多種不同的表達(dá)式表示，所以公式化簡法是沒有固定的步驟的，下面我們介紹幾種常用的化簡方法。

案例解析第67頁，共76頁，2023年，2月20日，星期三【并項(xiàng)法】利用公式，將兩乘積項(xiàng)合并為一項(xiàng)，并消去一個(gè)互補(bǔ)（相反）的變量。如【吸收法】利用公式A+AB=A吸收多余的乘積項(xiàng)。如【消去法】利用公式 消去多余因子,如【配項(xiàng)法】利用公式，給某函數(shù)配上適當(dāng)?shù)捻?xiàng)，進(jìn)而可以消去原函數(shù)式中的某些項(xiàng)。如第68頁，共76頁，2023年，2月20日，星期三化簡函數(shù) 分析表面看來似乎無從下手，好像Y不能化簡，已是最簡式。但如果采用配項(xiàng)法，則可以消去一項(xiàng)。法一

法二由此可見，公式法化簡的結(jié)果并不是唯一的。如果兩個(gè)結(jié)果形式（項(xiàng)數(shù)、每項(xiàng)中變量數(shù)）相同，則二者均正確，可以驗(yàn)證二者邏輯相等。案例解析第69頁，共76頁，2023年，2月20日，星期三3邏輯函數(shù)的表示法

表示一個(gè)邏輯函數(shù)有多種方法，常用的有：真值表、邏輯函數(shù)式、邏輯圖、波形圖

。它們各有特點(diǎn)又相互聯(lián)系，還可以相互轉(zhuǎn)換。

【例5-6】已知函數(shù)的邏輯表達(dá)式，列出Y的真值表，畫出邏輯圖和波形圖。解：（1）由邏輯表達(dá)式求真值表：該函數(shù)有兩個(gè)變量，有4種取值的可能組合，將他們按順序排列起來即得真值表，如下表所示。案例解析第70頁，共76頁，2023年，2月20日，星期三（2）由真值表求邏輯表達(dá)