集成電路實驗

集成電路實驗第1頁，共34頁，2023年，2月20日，星期四

二、實驗設備

⒈數字、模擬實驗裝置。⒉數字電路實驗板１塊⒊萬用表１臺⒋74LS153

１片第2頁，共34頁，2023年，2月20日，星期四已知組合邏輯電路圖，確定它們的邏輯功能。分析步驟

:（1）根據邏輯圖，寫出邏輯函數表達式;（2）對邏輯函數表達式化簡;（3）根據最簡表達式列出真值表;（4）由真值表確定邏輯電路的功能。組合邏輯電路的分析：第3頁，共34頁，2023年，2月20日，星期四例1:分析下圖邏輯電路的功能。=AB+AB真值表ABY001010100111功能:當A、B取值相同時，輸出為1,是同或電路。Y=ABAB第4頁，共34頁，2023年，2月20日，星期四例3:分析下圖邏輯電路的功能。第5頁，共34頁，2023年，2月20日，星期四第6頁，共34頁，2023年，2月20日，星期四組合邏輯電路的設計根據給定的邏輯要求，設計出邏輯電路圖。設計步驟（1）根據邏輯要求，定義輸入輸出邏輯變量，列出真值表；（2）由真值表寫出邏輯函數表達式；（3）化簡邏輯函數表達式；（4）畫出邏輯圖。第7頁，共34頁，2023年，2月20日，星期四例1：設計一個三人表決電路解：A,B,C表示投票:同意為1,不同意為0;Y表示表決結果:通過為1,否決為0。三人表決電路10A+5VBCRYABCY00000001101110001111010010111011真值表第8頁，共34頁，2023年，2月20日，星期四Y=ABC+ABC+ABC+ABCˉˉˉ填入卡諾圖化簡ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y=AB+AC+BC=AB+AC+BC=ABACBC第9頁，共34頁，2023年，2月20日，星期四三人表決電路第10頁，共34頁，2023年，2月20日，星期四數據選擇器原理

數據選擇:

從一組數據中選出一個數據數據選擇器:

實現數據選擇功能的電路示意圖:第11頁，共34頁，2023年，2月20日，星期四數據選擇器的邏輯功能四選一:其中:

D0～D3數據輸入端

A1A0地址輸入端

Y輸出端

S--使能端①A1A0取值與選送信號的關系:

若A1A0=00把D0送輸出端口Y=D0S=0片子正常工作S=1片子不工作Y=0

說明:第12頁，共34頁，2023年，2月20日，星期四74LS153組件介紹

■

74LS153功能表

輸入輸出A１A０SYXX１００００D００１０D１１００D２１１０D３第13頁，共34頁，2023年，2月20日，星期四實驗內容■

1.測試74LS153集成電路的邏輯功能。將雙四選一電路74LS153（CC14539）按圖3-４所示連接，選通端與輸入信號端均接邏輯開關，輸出端接發(fā)光二極管，在A、B、C、D狀態(tài)確定的條件下，改變選通端A１、A０的狀態(tài)，觀察輸出并填表3-４。第14頁，共34頁，2023年，2月20日，星期四A１A０DCBAY００×××0/1０１××0/1×１０×0/1××１１0/1×××圖3-4表3-4第15頁，共34頁，2023年，2月20日，星期四74LS00第16頁，共34頁，2023年，2月20日，星期四門電路是數字電路的基本單元電路。以74LS00為例介紹:1、片腳的排列2、片腳對應的功能A0011B0101Y1110第17頁，共34頁，2023年，2月20日，星期四門電路可以用作控制門，下面以二輸入與非門為例，用任一端A作為輸入端，而另一端B為控制端。若B=１則門打開，可以進行信息的傳遞即Y=A。若B=０時，門關閉，信息不能通過Y=１。第18頁，共34頁，2023年，2月20日，星期四1、

半加器兩個一位二進制數相加，叫半加，實現半加操作的電路，稱為半加器。兩個一位二進制數相加的真值表見表2-1，其中

Ai—表示加數

Bi—表示被加數

Si—表示半加和

Ci—表示向高位的進位半加器真值表Ai

Bi

Si

Ci0

0

0

00

1

1

01

0

1

01

1

0

1第19頁，共34頁，2023年，2月20日，星期四2、全加器

從二進制數加法的角度看，前表中只考慮了兩個加數本身，沒有考慮低位來的進位?？紤]兩個同位的加數和來自低位的進位三者相加，這種加法運算就是所謂的全加，實現全加運算的電路叫做全加器。第20頁，共34頁，2023年，2月20日，星期四如果用A、B表式A、B兩個數的第i位，Ci-1表示低位（第i–1位）來的進位，則根據全加運算的規(guī)則可以列出真值表如下表

Ai

Bi

Ci-1

Si

Ci

0

0

000

0

0

110

0

1

010

0

1

101

1

0

010

1

0

101

1

1

001

1

1

111第21頁，共34頁，2023年，2月20日，星期四用數據選擇器實現組合邏輯函數選擇器輸出為標準與或式，含地址變量的全部最小項。例如四選一數據選擇器輸出如下：

而任何組合邏輯函數都可以表示成為最小項之和的形式，故可用數據選擇器實現。N個地址變量的數據選擇器，不需要增加門電路最多可實現N+1個變量的邏輯函數。

第22頁，共34頁，2023年，2月20日，星期四2.步驟：①寫出函數的表準與或式，和數據選擇器輸出信號表達式。②對照比較確定選擇器各輸入變量的表達式。③根據采用的數據選擇器和求出的表達式畫出連線圖第23頁，共34頁，2023年，2月20日，星期四Ai

Bi

Ci-1

Si

Ci

0

0

000

0

0

110

0

1

010

0

1

101

1

0

010

1

0

101

1

1

001

1

1

111第24頁，共34頁，2023年，2月20日，星期四2.利用74LS153設計一個全加器

第25頁，共34頁，2023年，2月20日，星期四3.利用74LS153和74LS00設計一個三人表決器

第26頁，共34頁，2023年，2月20日，星期四4.利用74LS00和74LS10設計一個三人表決器

第27頁，共34頁，2023年，2月20日，星期四5.利用74LS00和74LS153設計一個八選一電路

第28頁，共34頁，2023年，2月20日，星期四6：設計交通燈報警電路，畫出邏輯電路圖，要求用與非門實現。Y0100001

1ABC000011100011110100101101真值表紅

黃

綠報警第29頁，共34頁，2023年，2月20日，星期四第30頁，共34頁，2023年，2月20日，星期四7：設計一個可控制的門電路，要求：當控制端E=0時,輸出端Y=AB;當E=1時,輸出端Y=A+B控制端EABY00000001101110001111010010111

011真值表輸入輸出EAB00011110011275346001110010Y=AB+EB+EA&&&EABY≥1第31頁，共34頁，2023年，2月20日，星期四8.某單位舉辦軍民聯歡晚會，軍人持紅票入場，群眾持黃票入場，持綠票的軍民均可入場。試設計其電路，實現其功能。

第32頁，共34頁，2023年，2月2