計算機組成原理課后習題答案

計算機組成原理第四版主第一模擬計算機的特點是數(shù)值由連續(xù)量來表示，運算過程也是連續(xù)的。數(shù)字計算機的主要特點是按位運算，并且不連續(xù)地跳動計算。模擬計算機用電壓表示數(shù)據(jù)，采用電壓組合和測量值的計算方式，盤上連線的控制方式，而數(shù)字計算機用數(shù)字0和1表示數(shù)據(jù)，采用數(shù)字計數(shù)的計算方式，程序控制的控制方式。數(shù)字計算機與模擬計算機相比，精度高，數(shù)據(jù)量大，邏輯判斷能力強。數(shù)字計算機可分為計算機和通用計算機，是根據(jù)計算機的效率、速度、價格、運行的置、器、輸入和輸出設備每一個基本操作稱為一條指令，而解算某一問題的一串指令序列，稱為程序取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是指令流。半導體器稱為內(nèi)存，容量更大的磁盤器和光盤器稱為外存，內(nèi)存和外存共同用來保存二進制數(shù)據(jù)。運算器和控制器合在一起稱為處理器，簡稱CPU用來控制計算機及進行算術(shù)邏輯運算。適配器是設備與主機聯(lián)系的橋梁，它的作用相當于一個轉(zhuǎn)換器，使主機和設備并行協(xié)調(diào)地工作。計算機的系統(tǒng)軟件包括系統(tǒng)程序和應用程序。系統(tǒng)程序用來簡化程序設計，簡化使用方法，提高計算機的使用效率，發(fā)揮和擴大計算機的功能用用途；應用程序是用戶利用計算機來解決某些問題而編制的程序。，稱為匯編程，源程序通過編譯系統(tǒng)產(chǎn)生編譯程序，也可通過解釋系統(tǒng)進行解釋執(zhí)行；隨著計算機技術(shù)的日益發(fā)展，人們又創(chuàng)造出操作系統(tǒng)；隨著計算機在信息處理、檢索及各種管理系統(tǒng)中應用的發(fā)展，要求大量處理某些數(shù)據(jù)，建立和檢索大量的表格，于是產(chǎn)生了數(shù)據(jù)庫管理系統(tǒng)。從第一至五級分別為微程序設計級、一般機器級、操作系統(tǒng)級、匯編語言級、高級語言級。采用這種用一系列的級來組成計算機的概念和技術(shù)，對了解計算機如何組成提供了一種好的結(jié)構(gòu)和體制。而且用這種分級的觀點來設計計算機，對保證產(chǎn)生一個良好的系統(tǒng)結(jié)構(gòu)也是很有幫助的。因為任何操作可以由軟件來實現(xiàn)，也可以由硬件來實現(xiàn)；任何指令的執(zhí)行可以由硬件完成，也可以由軟件來完成。實現(xiàn)這種轉(zhuǎn)化的媒介是軟件與硬件的邏輯等價性。 （第二1（1）35 [35]原[35]補[35]反[35]移

（2）1280.134(8)[23]原[23]補[23]反[23]移（3）--1277F[-127]原=[-127][-127][-127]（4）[-1]1000[-1]1000[-1]1111[-1]0000（5）-1=[-1]1000[-1]1111[-1]1111[-1]01112．[x]a0解法一（1）a00,x0,x此時a1→a6可任（2）a0=1,x0,x0.5,a1a01a11a2→a6解法二-0.5=-0.1(2)=-0.100000=1,（1）若x0,a00a1→a6[x]xa0（2）若x<0,x>-0.5只需-x<0.5,-x>0[x]=-x,[0.5]=即[-x] a0*a1*a2a6a0a111,a2→a601（0字長32位浮點數(shù)，階碼10位，用移碼表示，尾數(shù)22位，用補碼表示，基為 最大的數(shù)的二進制表EMs0,M11…1（1）表示為：11…1011…110 2122911221E表示為：11…1100…010 21規(guī)格化范圍正最 E=11…1，M=11…1，Ms=10 2122911正最 E=00…0，M=100…0，Ms=10 20負最 E=00…0，M=011…1，Ms=10 20負最 E=11…1，M=00…0，Ms10 21規(guī)格化所表示的范圍用集合表示為[

21,221(1 )]U[

91(1)2511,

)最接近于0的正規(guī)格化數(shù)、負規(guī)格化數(shù)（由上題可得出）正 E=00…0，M=100…0，Ms=010 20229負規(guī)格化 E=00…0，M=011…1，Ms=10 20229(21

270.0110110.11011階補碼 尾數(shù)補 1101機器數(shù)270.0110110.11011021階補碼 尾數(shù)補碼： 0010機器數(shù) 111000105（1）x001101 000001001111x+y=(2)x=0.11011,y=-[x]補 001101[y]補 +110101000011x+y=無溢（3）x=-y=-[x]110101[y]+111111110100x+y=-無溢6（1xy=-[x]00.1101[y]+00.111101.1101溢（2）x=y=[x]00.1011[y]+11.001011.1110x-y=-（3）x=y=-[x]00.1101[y]+00.100101.0111溢7（x=0.11011,y=- x0⊕y0=0⊕1=[x]原11011,[y]原=1101=11011*11111110111101111011101111111110001011101100001110110000000000 0000 000直接0(1)(0)(1)0(1)(0)(1) 10110 1011[x]011011,y]1乘積符號位單獨運算尾數(shù)部分算前求補輸出1101*11111011101110111011111111100011X×Y＝-(2)x=-0.11111,y=- x0⊕y0=1⊕1=[x]11111,[y11111101111111111000001111111111000010[x*y直接補碼陣0000100100001001010000100000(1)0001(0)0000(0) 001(0)(0)(0)1 0(1)0001010 1 000101[x*y]0,11010,00101（直接補碼陣列不要求）[x]補= [y]補=1乘積符號位單獨運算尾數(shù)部分算前求補輸出1111111111111111111000001111111111000010 符號位Sf0⊕1去掉符號位后：[y[-y[x’0011000+[-y’]110000111110010←1110010+[y’]00111110010001←0100010+[-y’]11000010000011←0000110+[-y’]11000011100111←1001110+[y’]00111111101101←1011010+[y’]0011111111100 x0.110000.00111*y 符號位Sf1⊕0去掉符號位后：[y[-y00010001011+[-y’]110011111100100←1100100+[y’]00110011111101←1111010+[y’]00110010010011←0100110+[-y’]11001110001101←01101+[-y’]11001110000001←0000010+[-y’]110011111010018x0.011100.10111*y x2-011*0.100101,y2-010*(-0.011110)[x]浮=11101,0.100101[y]浮11110,-Ex-Ey= [x]浮 00.010010 11.1000111.110100規(guī)格化處理 階 x+y=1.010010*2-4=2-4*-x- 00.010010 00.0111100110000 (2)x2-101*(-0.010110y2-100*0.010110[x]浮=11011,-0.010110[y]浮Ex-Ey= =[x]浮 11.11010 00.0101100.00101 x+y=0.101100*2-6x- 11.11010 11.1010111.01111規(guī)格化處理: 10．(1)Ex=0011,Mx=Ey=0100,My=0.100100Ez=Ex+Ey=0111 1101 0.10001100000000001100000規(guī)格化 Ex= Mx=Ey= My=Ez=Ex-Ey= =[Mx][My]=0001101=+[-1100010110111101011110001111011111001111000001111000101100101100+[-110001000011100011100+[-110001011111101111100001111000110100110100+[-11000100010110商=0.110110*2- 余數(shù)=0.101100*2-4串行進位方C1= 其中：G1= C2= G2= P2=C3= G3= P3=C4= G4= P4=C1=C2=C3=C4=12．(1)組成最低四位的74181進位輸出為C4=Cn+4= G+PC0C00位進位其中，Gy3+y2x3+y1x2x3+y0x1x2x3，Px0x1x2x3C5=C6=y5+x5C5=設標準門延遲時間為T，“與或非”門延遲時間為1.5T，則進位信號C0，由最低位傳送至C6需經(jīng)一個反相器、兩級“與或非”門，故產(chǎn)生C0的最長延遲時間為T+2*1.5T=最長求和時間應從施加操作數(shù)到ALU算起：第一片74181有3級“與或非”門（產(chǎn)t0=3*1.5T+2T+2*1.5T+1.5T+3T=C1=G1+P1COC2=G2+P2C1C3=G3+P3C2C4=G4+P4C3并行狀態(tài)下C1=C2=G2+P2C1=C3=G3+P3C2=C4=G4+P4C3=設碼編碼的兩個運算數(shù)為Xi和Yi，第一次用二進制加法求和運算的和數(shù)為Si’，進位為Ci+1’，校正后所得的碼和數(shù)為Si，進位為Ci+1，則有：Xi=Xi3Xi2Xi1Xi0Yi=Yi3Yi2Yi1Yi0Si’=Si3’Si2’Si1’Si0’Ci+

si

si

si

+3si1Xi

Yi Xi

Yi Xi

Yi Xi

Yi

根根Ci+11時，Si并產(chǎn)生Ci+10時，Si第三(1)220*324M81024K*322*481位地址作選(1)226*6426

法器單元電路220*220*210*28

16DRAM(3)64*161024由地址選模(1)根據(jù)題意，總?cè)萘繛?4KB，故地址總線需16位?，F(xiàn)使用16K*8位DRAM，共需16片。本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個器，其組成邏輯圖如圖所示，其中使用一片2：4譯。根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個器的平均讀/寫周期為0.5us，如果采用集中刷新，有64us的死時間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行假定16K*1位的DRAM用128*128矩陣元構(gòu)成，刷新時只對128行進行異步方式刷新，則刷新間隔為2ms/128=15.6us，可取刷新信號周期15us。 22：4 (1)1024K*3232

0A1CP0D3 38A17-A1如果選擇一個行地址進行刷新，刷新地址為A0-A8，因此這一行上的2048個元同時進行刷新，即在8ms內(nèi)進行512個周期。刷新方式可采用：在8ms512次刷新操作的集中刷新方式，或按8ms/512=15.5us刷新一次的異步刷新方式。 所設計的器單元數(shù)為1M，字長為32，故地址長度為20位（A19~A0，所用存儲單元數(shù)為256K，字長為16位，故占用的地址長度為18位（A17~A0。由此可用位并聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個器，共8片RAM，并使用一片2：4譯。其器結(jié)構(gòu)如圖所示。A19

D31-D16(高16256k*1

W/

256*1

W/

A17-A1W/6.（1）系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16系統(tǒng)地址128K＝217，所以地址寄存器178組成框圖如

D15-D0(低16地譯數(shù)7.(1)組內(nèi)地址用小組譯使用3：8譯RAM1~RAM5各用兩片8K*8的位并聯(lián)連 A0-A1A13-A1順序器和交叉器連續(xù)讀出m=8個字的信息總量都是q64位*8512順序器和交叉器連續(xù)讀出8個字所需的時間分別是t1=mT=8*100ns=8*10-t2T(m1)100ns7*50ns450ns4.5*107順序器和交叉器的帶寬分別是Wqt5128*10764107位 W2qt25124.5*10)113.810位cache中H NcrTm240 cache/主存系統(tǒng)效率e

2420 r(1平均時間Ta

*100%

*100%TTc h*tc+(1-h)*tm=

40ns46.4nshtatm50200 40虛擬地址為30位，物理地址為22位頁表長度

虛擬器借助于磁盤等輔助器來擴大主存容量，使之為更大或的程序所使用。問題。設取指周期為T，總線傳送周期為τ，指令執(zhí)行時間為(1)t=(T+5τ+6t0)*80=80T+400τ+480(2)t=(T+7τ+8t0)*60=60T+420τ+480故不相序01242302132a01242302132b0124230213c011423021命命命DC第四不合理。指令最好半字長或單字長，設168866單操作數(shù)指令為：28-m-n3.(1)RR寄存器尋址單字長二地址指操作碼字段OP可以指定26=644.(1)雙字長二地址指令，用于器。操作碼字段可指定64種操作RS型指令，一個操作數(shù)在通用寄存器（共16個，另一個操作數(shù)在主存中。有效地址可通過變址尋址求得，即有效地址等于變址寄存器（16個）內(nèi)容加上位移5.(1)雙操作數(shù)指24=16間接尋址方變址間接尋址方7.40條指令需占6位，26=64，剩余24條可作為擴42X=直接尋址方E=X=立即尋址方X=變址尋址方E=X=相對尋址方E=X=頁面尋址方E=PCH-X=X=直接尋址方E= 尋址模式X=11尚未使用，故可增加一種尋址方式。由于CPU中給定的寄存器中尚可使用PC，故可增加相對尋址方式，其有效地址E=PC+D，如不用相對尋址，還可使用間接尋址，此時有效地E=（D23位時，尋址模式變3位，可有采用R為基址寄存器尋址，地址而寄存器是32位的，、、、15.(1)寄存直相對、基值、變第五IR、AR、DR、STAPC-M-DR-R2-R1-DR- (R3),

PC0,G,DR0,G,R20,G,ARiR10,G,PC-M-DR-R3-M-DR-R30R3-M-DR-QDDQQQQDQQDQQDQQDDQQQQDQQDQQDQR+523SC5脈沖時鐘R+523SC5脈沖時鐘DQQ3T為了消除節(jié)拍脈沖上的毛刺，環(huán)形脈沖發(fā)生器采用移位寄存器形式。圖中畫出了題目要求的邏輯電路圖與時序信號關(guān)系圖。根據(jù)時序信號關(guān)系，T1T2T3三個節(jié)拍脈沖的邏輯表達式如下： T2 T3QDQQDQQDQ QDQQDQQDQ (80*31)*329648M=S3=S1=A+B+F+GC= ,*****abc 10 11P2=1，按進位C(1)將C，D兩個暫存器直接接到ALU的A，B兩個輸入端上。與此同時，除C，D外，其余7個寄存器都雙向接到單總線上。AAL+AB+MADCMPI移位MD取測測R1->MDM->MDR-R2->MDM->MDR-C+D-MDR->M,R2->D+1->RPC-取目的操作數(shù)加存送回繼指令地址(1)假設判別測試字段中每一位作為一個判別標志，那么由于有 個轉(zhuǎn)移條件，故該字為4位。下地址字段為9位，因為控存容量為512單元。微命令字段則是（48-4-=35(2)對應上述微指令格式的微程序控制器邏輯框圖如圖所示。其中微地址寄存器對應下地址字，P字段即為判別測試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判別測試字段所給的判別標志（某一位為1，其輸出修改微地址寄存器的適當位數(shù)，從而實現(xiàn)微程序的分支轉(zhuǎn)移。就是說，此處微指令的后繼地址采用斷定方式。O指令寄存器 狀態(tài)條O…微地址寄微地址寄邏輯…P(1)流水線的操作周期應按各步操作的最大時間來考慮，即流水線時鐘周期性遇到數(shù)據(jù)相關(guān)時，就停頓第 條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此少需要延遲2個時鐘周期如果在硬件設計上加以改進，如采用通路技術(shù)，就可使流水線不發(fā)生停頓WMEEII

1

34 1 3411 3414210t1t2t3t4t5t6t7t8t t19t2H (Kn

(5201)*100

8.33*106條STs

(Kn

20*205

IF

1234567

WWEI圖WEII

I1I2I3I412345

圖7如上兩圖所示，執(zhí)行相同的指令，在8個單位時間內(nèi)，流水計算機完成5條指令，而流水計算機只完成 條，顯然，流水計算機比非流水計算機有更高的吞吐量n條指令，K級流水，每次流水時間τ則用流水實現(xiàn)Tp=Kτ+(n-1)τHp非流水實現(xiàn)TsHsn n

K(n- Kn K1nn=1時，

Hp1，則可見n>1時Ts>Tp，故流水線有更16.(1)寫后 讀后 譯碼

執(zhí)執(zhí)行I2寫回I加法器乘法器FDEWFFDEWFDEEWFDEEEWFDEEWFDEWFDEEW第六 單總線結(jié)構(gòu)：它是一組總線連接整個計算機系統(tǒng)的各大功能部件，各大部件之間的所有的信息傳送都通過這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點是允許I/O設備之間或I/OCPUCPU干預信息的交換。機和微型機采用?！p總線結(jié)構(gòu)：它有兩條總線，一條是內(nèi)存總線，用于CPU、內(nèi)存和通道之間進行數(shù)據(jù)傳送；另一條是I/O總線，用于多個設備與通道之間進行數(shù)據(jù)傳送。其結(jié)構(gòu)如圖所示。雙總線結(jié)構(gòu)中，通道是計算機系統(tǒng)中的一個獨立部件，使CPU的效率大為提高，并可以實現(xiàn)形式多樣而更為復雜的數(shù)據(jù)傳送。雙總線的優(yōu)點是以增加通道這一設備為代價的，通道實際上是一臺具有特殊功能的處理器，所以雙總線通常在大、中型計算機中采用。通內(nèi)通內(nèi)CPIIOIOIO輸入/輸出（I/O）總線和直接內(nèi)存（DMA）總線，如圖所示。內(nèi)存總線用于CPU和內(nèi)存之間傳送地址、數(shù)據(jù)的控制信息；I/O總線供CPU和各類外設之間通訊用；DMA總線使內(nèi)存和高速外設之間直接傳送數(shù)據(jù)。一般來說，在三總線系統(tǒng)中，任一時刻只使用一種總線；但若使用多器，內(nèi)存總線可與DMA總線同時工作，此時三總必須經(jīng)過CPUIOIODMA接接接顯示打印磁盤總(1)簡化了硬件的設計。從硬件的角度看，面向總線是由總線接口代替了專門的I/O接口，由總線規(guī)范給出了傳輸線和信號的規(guī)定，并對器、I/O設備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計算機設計只要按照這些規(guī)定制作CPU插件、器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細操作系統(tǒng)擴充性好。一是規(guī)模擴充，二是功能擴充。規(guī)模擴充僅僅需要多插一些同類型的插件；功能擴充僅僅需要按總線一些新插件。插件插入機器的位置往往沒有嚴格的限制。這就使系統(tǒng)擴充既簡單又快速可靠，而且也便于查錯。系統(tǒng)更新性能好。因為CPU、器、/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設計恰當，可以隨時隨著處理器以及其他有關(guān)的進展設計新的插件，新的插件插到底板上對系統(tǒng)進行更新，而這種更新只需更新需要更新的插件，其他插件和底板連線一般不需更改?！癆”的ASCII碼為41H B，1的個數(shù)為偶數(shù)，故校驗位為0；“8”的碼為38H B，1的個數(shù)為奇數(shù)，故校驗位為1止始據(jù)

數(shù)數(shù)數(shù)數(shù)數(shù)據(jù)據(jù)據(jù)據(jù)據(jù)

數(shù)數(shù)校停起數(shù)數(shù)據(jù)據(jù)驗止始據(jù)據(jù)

數(shù)數(shù)數(shù)數(shù)數(shù)數(shù)校停據(jù)據(jù)據(jù)據(jù)據(jù)據(jù)驗止

0123456 0123456BBB…BGBGBR設備接口設備接口BRBGBRBG 設備接口…………爭CN爭CNCNCN總線ABAB競CB、A、ADAD、C、A、B、A、E、D、C、A、B、D、PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一份地址表。橋可以實現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按PU的需要出現(xiàn)在總線上。由上可見，以橋連接實現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴充性和兼容性，允許多條總線并行工作。分布式仲裁不需要仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上，分布式仲裁是以優(yōu)先級仲裁策略為基礎。爭CCN爭CCN7C0總線ABAB競總線的一次信息傳送過程，大致可分為：請求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。地數(shù)讀命令地址線數(shù)地數(shù)認70*8=第七2．C、D、C、3．(1)32*12*2768(2)3000*12*1657600072000(4)50*(11+1)*(32+6)*(16+4)*(12+4)=7.3MHz4．(1)80*25*1=2000B帶寬>1.2*105字符/s點計數(shù)器字計數(shù)器行計數(shù)器排計數(shù)器5．1024*1024*2568*6．2*40*9*512=設讀寫一塊信息所需總時間為tBts，平均等待時間為tl，讀寫一塊信息的傳輸時間tm，則tB=rNrN個字/秒。n，因而一旦讀寫頭定位在該塊始端，就能在tm(nrN秒的時間中傳tl是磁盤旋轉(zhuǎn)半周的時間，tl=（1/2r）tt 1n[秒 12

*1000臺扇區(qū)此地址格式表示有4臺磁盤，每臺有4個記錄面，每個記錄面最多可容納512個磁道每道有16存取時間平均查找時間6012

*100010．360轉(zhuǎn)/=60轉(zhuǎn)/60道/60道/秒*15扇區(qū)/道*512B/450KB/寫入4096B

由于找道時間為10~40ms，故平均找道時間為25ms，最大找道時間為所以平均需時：25ms+8.9ms=11．(1)DC128000字節(jié)/秒