數(shù)字邏輯期末復習題

數(shù)字邏輯電路3卷答案第55頁共55頁數(shù)字邏輯期末復習題一、選擇題（每小題2分，共20分）1．八進制（273）8中，它的第三位數(shù)2的位權(quán)為___B___。A．(128)10B．(64)10C．(256)10D2.已知邏輯表達式，與它功能相等的函數(shù)表達式_____B____。A．B． C． D．3.數(shù)字系統(tǒng)中，采用____C____可以將減法運算轉(zhuǎn)化為加法運算。A．原碼B．ASCII碼C．補碼D．BCD碼4．對于如圖所示波形,其反映的邏輯關(guān)系是___B_____。A．與關(guān)系 B．異或關(guān)系C．同或關(guān)系 D．無法判斷5．連續(xù)異或1985個1的結(jié)果是____B_____。A．0B．1C．不確定D6.與邏輯函數(shù)功能相等的表達式為___C_____。 A． B．C．D． 7．下列所給三態(tài)門中，能實現(xiàn)C=0時，F(xiàn)=；C=1時，F(xiàn)為高阻態(tài)的邏輯功能的是____A______。BFBFCBA&ENCBAF&ENAFCFCBA&ENDFCBA&ENC8.如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為_____D_____。CPQQDCCPQQDCC．100KHzD．50KHz9．下列器件中，屬于時序部件的是_____A_____。A．計數(shù)器B．譯碼器C．加法器D．多路選擇器10．下圖是共陰極七段LED數(shù)碼管顯示譯碼器框圖，若要顯示字符“5”，則譯碼器輸出a～gA．0100100B．1100011C．1011011D共陰極LED數(shù)碼管共陰極LED數(shù)碼管ABCDabcdefg譯碼器gfdecab得分評卷人二、填空題（每小題2分，共20分）11.TTL電路的電源是__5__V，高電平1對應的電壓范圍是__2.4-5____V。12.N個輸入端的二進制譯碼器，共有_______個輸出端。對于每一組輸入代碼，有____1____個輸出端是有效電平。13.給36個字符編碼，至少需要____6______位二進制數(shù)。14.存儲12位二進制信息需要___12____個觸發(fā)器。15.按邏輯功能分類，觸發(fā)器可分為__RS___、__D__、__JK__、_T_等四種類型。16.對于D觸發(fā)器，若現(xiàn)態(tài)Qn=0，要使次態(tài)Qn+1=0,則輸入D=__0_____。17.請寫出描述觸發(fā)器邏輯功能的幾種方式___特性表、特性方程、狀態(tài)圖、波形圖_________。18.多個集電極開路門（OC門）的輸出端可以_____線與_______。19.T觸發(fā)器的特性方程是________,當T=1時,特性方程為________,這時觸發(fā)器可以用來作___2分頻器_____。20．構(gòu)造一個十進制的異步加法計數(shù)器，需要多少個__4____觸發(fā)器。計數(shù)器的進位Cy的頻率與計數(shù)器時鐘脈沖CP的頻率之間的關(guān)系是____1﹕10_________。得分評卷人三、分析題（共40分）21．（本題滿分6分）用卡諾圖化簡下列邏輯函數(shù)解：畫出邏輯函數(shù)F的卡諾圖。得到CDAB0001111000111011111111011122．（本題滿分8分）電路如圖所示，D觸發(fā)器是正邊沿觸發(fā)器，圖中給出了時鐘CP及輸入K的波形。（1）試寫出電路次態(tài)輸出邏輯表達式。（2）畫出的波形。QCPQCPKDQCQ=1QQQKCP解：23．（本題滿分10分）分析圖示邏輯電路，求出F的邏輯函數(shù)表達式，化簡后用最少的與非門實現(xiàn)之，并畫出邏輯電路圖。解:24．（本題滿分16分）今有A、B、C三人可以進入某秘密檔案室，但條件是A、B、C三人在場或有兩人在場，但其中一人必須是A，否則報警系統(tǒng)就發(fā)出警報信號。試：（1）列出真值表；（2）寫出邏輯表達式并化簡；（3）畫出邏輯圖。解：設(shè)變量A、B、C表示三個人，邏輯1表示某人在場，0表示不在場。F表示警報信號，F(xiàn)=1表示報警，F(xiàn)=0表示不報警。根據(jù)題意義，列出真值表ABCF00000101001110010111011101111000由出真值表寫出邏輯函數(shù)表達式，并化簡畫出邏輯電路圖FFBCA11&=1≥1&得分評卷人四、綜合應用題（每小題10分，共20分）25．3-8譯碼器74LS138邏輯符號如圖所示，S1、、為使能控制端。試用兩片74LS138構(gòu)成一個4-16譯碼器。要求畫出連接圖說明設(shè)計方案。AA2AS1S2S374LS138Y7Y6Y5Y4Y3Y2Y1Y0 Y15Y15Y8Y7Y01A3A2A1A0741387413826．下圖是由三個D觸發(fā)器構(gòu)成的寄存器，試問它是完成什么功能的寄存器？設(shè)它初始狀態(tài)Q2Q1Q0=110，在加入1個CP脈沖后，Q2Q1Q0等于多少？此后再加入一個CP脈沖后，Q2Q1Q0等于多少？QQ2DCIQ1DCIQ0DCICP解:時鐘方程激勵方程，，狀態(tài)方程，，狀態(tài)表110101011101011110畫出狀態(tài)圖選擇題1．一位十六進制數(shù)可以用C位二進制數(shù)來表示。A.１B.２C.４D.162．十進制數(shù)25用8421BCD碼表示為B。A.10101B.00100101C.100101D.101013.以下表達式中符合邏輯運算法則的是D。A.C·C=C2B.1+1=10C.0<1D.A+1=14.當邏輯函數(shù)有n個變量時，共有D個變量取值組合？A.nB.2nC.n2D.2n5．A+BC=C。A.A+BB.A+CC.（A+B）（A+C）D.B+C6．在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。DA．全部輸入是0B.任一輸入是0C.僅一輸入是0D.7.以下電路中可以實現(xiàn)“線與”功能的有C。A.與非門B.三態(tài)輸出門C.集電極開路門D.CMOS與非門8．以下電路中常用于總線應用的有A。A.TSL門B.OC門C.漏極開路門D.CMOS與非門9．若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為B位。A.5B.6C.10.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有C個。A.1B.2C.11．四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y=A。A.B.C.D.12.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有E個。A.1B.2C.3D.413．在下列邏輯電路中，不是組合邏輯電路的有D。A.譯碼器B.編碼器C.全加器D.寄存器14．八路數(shù)據(jù)分配器，其地址輸入端有C個。A.1B.2C.3D.415．用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應使A。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=016.N個觸發(fā)器可以構(gòu)成能寄存B位二進制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N17．在下列觸發(fā)器中，有約束條件的是C。A.主從JKF/FB.主從DF/FC.同步RSF/F（時鐘脈沖）D.邊沿DF/F18．一個觸發(fā)器可記錄一位二進制代碼，它有C個穩(wěn)態(tài)。A.0B.1C.2D.19．存儲8位二進制信息要D個觸發(fā)器。A.2B.3C.420．對于D觸發(fā)器，欲使Qn+1=Qn，應使輸入D=C。A.0B.1C.Q21．對于JK觸發(fā)器，若J=K，則可完成C觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ22．欲使D觸發(fā)器按Qn+1=n工作，應使輸入D=D。A.0B.1C.Q23．下列觸發(fā)器中，沒有約束條件的是BD。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器24．為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應使A。A.J=D,K=B.K=D,J=C.J=K=DD.J=K=25.邊沿式D觸發(fā)器是一種C穩(wěn)態(tài)電路。A.無B.單C.雙D.多26．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到D進制計數(shù)器。A.4B.5C.927．下列邏輯電路中為時序邏輯電路的是C。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器28.N個觸發(fā)器可以構(gòu)成計數(shù)器最大計數(shù)長度（進制數(shù)）為DA.NB.2NC.N2D.2N29.N個觸發(fā)器可以構(gòu)成能寄存B位二進制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N30．同步時序電路和異步時序電路比較，其差異在于后者B。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)31．一位8421BCD碼計數(shù)器至少需要B個觸發(fā)器。A.3B.4C.532.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應使用B級觸發(fā)器。A.2B.3C.433．8位移位寄存器，串行輸入時經(jīng)D個脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.434．用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要D個觸發(fā)器。A.2B.6C.7D判斷題（正確打√，錯誤的打×）1.方波的占空比為0.5。（√）2.8421碼1001比0001大。（×）3.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（4．八進制數(shù)（18）8比十進制數(shù)（18）10小。（×）5．當傳送十進制數(shù)5時，在8421奇校驗碼的校驗位上值應為1。（√）6．在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（√）7．占空比的公式為：q=tw/T，則周期T越大占空比q越小。（√）8．十進制數(shù)（9）10比十六進制數(shù)（9）16小。（×）9．邏輯變量的取值，１比０大。（×）。10．異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（√）。11．若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（√）。12．若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（√）13．若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（×）14．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（√）15．邏輯函數(shù)Y=A+B+C+B已是最簡與或表達式。（×）10．對邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A=BC代入，得Y=BC+B+C+B=C+B成立。（×）16．當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（√）17．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（V）18．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（×）19．一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（×）20．TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（√）21.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（×）22.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（√）23.用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（×）24.D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（×）25.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（√）26.同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（√）27.若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（×）28.同步時序電路由組合電路和存儲器兩部分組成。（√）27.組合電路不含有記憶功能的器件。（√）28.時序電路不含有記憶功能的器件。（×）29.同步時序電路具有統(tǒng)一的時鐘CP控制。（√）30.異步時序電路的各級觸發(fā)器類型不同。（×）31.計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（×）32.計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（√）填空題數(shù)字信號的特點是在時間上和幅度上都是斷續(xù)變化的，其高電平和低電平常用1和0來表示。8.邏輯代數(shù)又稱為布爾代數(shù)。最基本的邏輯關(guān)系有與、或、非三種。常用的幾種導出的邏輯運算為與非、與或、與或非、異或、同或。9.邏輯函數(shù)的常用表示方法有真值表、表達式、邏輯圖、卡諾圖。10.邏輯代數(shù)中與普通代數(shù)相似的定律有交換律、結(jié)合律、分配律。摩根定律又稱為反演律。11.邏輯代數(shù)的三個重要規(guī)則是代入規(guī)則、反演規(guī)則、對偶規(guī)則。12．邏輯函數(shù)F=+B+D的反函數(shù)=AB(C+)。13．邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是A+BC+0。14．已知函數(shù)的對偶式為+，則它的原函數(shù)為。15.集電極開路門的英文縮寫為OC門，工作時必須外加電源和電阻。16．OC門稱為集電極開路門，多個OC門輸出端并聯(lián)到一起可實現(xiàn)線與功能。17．觸發(fā)器有2個穩(wěn)態(tài)，存儲8位二進制信息要3個觸發(fā)器。18．一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入=0且=0的信號。19．觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為Q=1=0，0狀態(tài)為Q=0=1，可見觸發(fā)器的狀態(tài)指的是Q端的狀態(tài)。20．一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是RS=0。21．在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的空翻，觸發(fā)方式為主從式或邊沿式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。22．半導體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陰極接法和共陽極接法。23．對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用低電平驅(qū)動的七段顯示譯碼器。24．數(shù)字電路按照是否有記憶功能通常可分為兩類：組合邏輯電路、時序邏輯電路(有記憶動能)。25．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生4個順序脈沖。26．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為同步時序電路和異步時序電路。綜合題用公式法和用卡諾圖化簡邏輯函數(shù)（第一章例題及作業(yè)，重點：1-19）組合邏輯電路的分析和設(shè)計（第三章第二節(jié)寫真值表、卡諾圖、邏輯圖）用譯碼器（74LS138）或數(shù)據(jù)選擇器（74LS151）實現(xiàn)邏輯函數(shù)（3.4.1及3.5.2，例題3-8、3-11，習題3-16、3-17）在給定的觸發(fā)器的邏輯電路圖和輸入信號波形，畫出觸發(fā)器輸出波形（主要是：D觸發(fā)器和JK觸發(fā)器、習題：4-7、4-8）時序電路的分析（第五章第二節(jié)，例題5-1、5-3，習題5-4、5-6）同步式集成計數(shù)器74LS161實現(xiàn)任意進制的計數(shù)器（用復位法或置位法）（5.4.5節(jié)，例題：5-6、5-7，注意會改其他進制數(shù)計數(shù)器）一、選擇題1．以下代碼中為無權(quán)碼的為。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼2．以下代碼中為恒權(quán)碼的為。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼4．十進制數(shù)25用8421BCD碼表示為。A.10101B.00100101C.100101D.101015．與十進制數(shù)（53.5）10等值的數(shù)或代碼為。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)6．與八進制數(shù)(47.3)8等值的數(shù)為：A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)7.常用的BCD碼有。A.奇偶校驗碼B.格雷碼C.8421碼D.余8．與模擬電路相比，數(shù)字電路主要的優(yōu)點有。A.容易設(shè)計B.通用性強C.保密性好D.抗干擾能力強9.以下表達式中符合邏輯運算法則的是。A.C·C=C2B.1+1=10C.0<1D.A+1=110.邏輯變量的取值１和０可以表示：。A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無11.當邏輯函數(shù)有n個變量時，共有個變量取值組合？A.nB.2nC.n2D.2n12.邏輯函數(shù)的表示方法中具有唯一性的是。A.真值表B.表達式C.邏輯圖D.卡諾圖13.F=A+BD+CDE+D=。A.B.C.D.14.邏輯函數(shù)F==。A.BB.AC.D.16．A+BC=。A.A+BB.A+CC.（A+B）（A+C）D.B+C17．在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。A．全部輸入是0B.任一輸入是0C.僅一輸入是0D.18．在何種輸入情況下，“或非”運算的結(jié)果是邏輯0。A．全部輸入是0B.全部輸入是1C.三、填空題分析數(shù)字電路的主要工具是，數(shù)字電路又稱作。常用的BCD碼有、、、等。常用的可靠性代碼有、等。10.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、三種。常用的幾種導出的邏輯運算為、、、、。11.邏輯函數(shù)的常用表示方法有、、。12.邏輯代數(shù)中與普通代數(shù)相似的定律有、、。摩根定律又稱為。13.邏輯代數(shù)的三個重要規(guī)則是、、。14．邏輯函數(shù)F=+B+D的反函數(shù)=。15．邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是。16．添加項公式AB+C+BC=AB+C的對偶式為。17．邏輯函數(shù)F=+A+B+C+D=。18．邏輯函數(shù)F==。一、選擇題1．下列表達式中不存在競爭冒險的有。A.Y=+ABB.Y=AB+CC.Y=AB+ABD.Y=(A+)A2．若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為位。A.5B.6C.3.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個。A.1B.2C.4.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有。A.B.C.D.E.5．函數(shù)，當變量的取值為時，將出現(xiàn)冒險現(xiàn)象。A.B=C=1B.B=C=0C.A=1，C=0D.D.11．101鍵盤的編碼器輸出位二進制代碼。A.2B.6C.712．用三線-八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應。A.=1，=D，=0B.=1，=D，=DC.=1，=0，=DD.=D，=0，=013．以下電路中，加以適當輔助門電路，適于實現(xiàn)單輸出組合邏輯電路。A.二進制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼器15．用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=，應。A.用與非門，Y=B.用與門，Y=C.用或門，Y=D.用或門，Y=二、判斷題（正確打√，錯誤的打×）優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（）編碼與譯碼是互逆的過程。（）二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（）液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（）液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（）半導體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動能力問題。（）共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（）數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（）組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（）一、選擇題5．對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應使輸入T=。A.0B.1C.Q8．欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端。A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=0E.J=0,K=9．欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端。A.J=K=1B.J=Q,K=C.J=,K=QD.J=Q,K=1E.J=1,K=Q10．欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=111．欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端。A.J=K=1B.J=1,K=0C.J=K=D.J=K=0E.J=,K=012．欲使D觸發(fā)器按Qn+1=n工作，應使輸入D=。A.0B.1C.Q13．下列觸發(fā)器中，克服了空翻現(xiàn)象的有。A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器14．下列觸發(fā)器中，沒有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器15．描述觸發(fā)器的邏輯功能的方法有。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖二、判斷題（正確打√，錯誤的打×）D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（）RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（）若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（）由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（）三、填空題2．一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入=且=的信號。3．觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為，0狀態(tài)為，可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4．一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是。5．在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的，觸發(fā)方式為式或式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。一、選擇題1．同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是。A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制。2．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到進制計數(shù)器。A.4B.5C.93．下列邏輯電路中為時序邏輯電路的是。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器4.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為的計數(shù)器。A.NB.2NC.N2D.2N5.N個觸發(fā)器可以構(gòu)成能寄存位二進制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N6．五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為。A.5B.10C.257．同步時序電路和異步時序電路比較，其差異在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)8．一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。A.3B.4C.59.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應使用級觸發(fā)器。A.2B.3C.410．8位移位寄存器，串行輸入時經(jīng)個脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.411．用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要個觸發(fā)器。A.2B.6C.7D12．某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要個觸發(fā)器。A.10B.60C.52513．某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要時間。A.10μSB.80μSC.100μSD.800ms14.若用JK觸發(fā)器來實現(xiàn)特性方程為，則JK端的方程為。A.J=AB，K=B.J=AB，K=C.J=，K=ABD.J=，K=AB15．要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194來實現(xiàn)，需要片。A.3B.4C.516．若要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，應選用個觸發(fā)器。A.2B.3C.4二、判斷題（正確打√，錯誤的打×）1．同步時序電路由組合電路和存儲器兩部分組成。（）2．組合電路不含有記憶功能的器件。（）3．時序電路不含有記憶功能的器件。（）4．同步時序電路具有統(tǒng)一的時鐘CP控制。（）5．異步時序電路的各級觸發(fā)器類型不同。（）6．環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）7．環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（）8．計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（）9．計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（）10．D觸發(fā)器的特征方程Qn+1=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時序電路。（）11．在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（）12．把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（）13．同步二進制計數(shù)器的電路比異步二進制計數(shù)器復雜，所以實際應用中較少使用同步二進制計數(shù)器。（）14．利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）三、填空題1．寄存器按照功能不同可分為兩類：寄存器和寄存器。2．數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、。3．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖。4．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。一、選擇題（每小題2分，共20分）1．八進制（273）8中，它的第三位數(shù)2的位權(quán)為___B___。A．(128)10B．(64)10C．(256)10D2.已知邏輯表達式，與它功能相等的函數(shù)表達式_____B____。A．B． C． D．3.數(shù)字系統(tǒng)中，采用____C____可以將減法運算轉(zhuǎn)化為加法運算。A．原碼B．ASCII碼C．補碼D．BCD碼4．對于如圖所示波形,其反映的邏輯關(guān)系是___B_____。A．與關(guān)系 B．異或關(guān)系C．同或關(guān)系 D．無法判斷5．連續(xù)異或1985個1的結(jié)果是____B_____。A．0B．1C．不確定D6.與邏輯函數(shù)功能相等的表達式為___C_____。 A． B．C．D．7．下列所給三態(tài)門中，能實現(xiàn)C=0時，F(xiàn)=；C=1時，F(xiàn)為高阻態(tài)的邏輯功能的是____A______BFBFCBA&ENCBAF&ENAFCFCBA&ENDFCBA&ENC8.如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為_____D_____。CPQQDCCPQQDCC．100KHzD．50KHz9．下列器件中，屬于時序部件的是_____A_____。A．計數(shù)器B．譯碼器C．加法器D．多路選擇器10．下圖是共陰極七段LED數(shù)碼管顯示譯碼器框圖，若要顯示字符“5”，則譯碼器輸出a～gA．0100100B．1100011C．1011011D共陰極LED數(shù)碼管共陰極LED數(shù)碼管ABCDabcdefg譯碼器gfdecab二、填空題（每小題2分，共20分）11.TTL電路的電源是__5__V，高電平1對應的電壓范圍是__2.4-5____V。12.N個輸入端的二進制譯碼器，共有_______個輸出端。對于每一組輸入代碼，有____1____個輸出端是有效電平。13.給36個字符編碼，至少需要____6______位二進制數(shù)。14.存儲12位二進制信息需要___12____個觸發(fā)器。15.按邏輯功能分類，觸發(fā)器可分為__RS___、__D__、__JK__、_T_等四種類型。16.對于D觸發(fā)器，若現(xiàn)態(tài)Qn=0，要使次態(tài)Qn+1=0,則輸入D=__0_____。17.請寫出描述觸發(fā)器邏輯功能的幾種方式___特性表、特性方程、狀態(tài)圖、波形圖_________。18.多個集電極開路門（OC門）的輸出端可以_____線與_______。19.T觸發(fā)器的特性方程是________,當T=1時,特性方程為________,這時觸發(fā)器可以用來作___2分頻器_____。20．構(gòu)造一個十進制的異步加法計數(shù)器，需要多少個__4____觸發(fā)器。計數(shù)器的進位Cy的頻率與計數(shù)器時鐘脈沖CP的頻率之間的關(guān)系是____1﹕10_________。21．用卡諾圖化簡下列邏輯函數(shù)解：畫出邏輯函數(shù)F的卡諾圖。得到CDAB0001111000111011111111011122．（本題滿分8分）電路如圖所示，D觸發(fā)器是正邊沿觸發(fā)器，圖中給出了時鐘CP及輸入K的波形。（1）試寫出電路次態(tài)輸出邏輯表達式。（2）畫出的波形。QCPQCPKDQCQ=1QQQKCP解：23．（本題滿分10分）分析圖示邏輯電路，求出F的邏輯函數(shù)表達式，化簡后用最少的與非門實現(xiàn)之，并畫出邏輯電路圖。解:四、綜合應用題（每小題10分，共20分）26．下圖是由三個D