數(shù)字電子與EDA技術(shù)知到章節(jié)答案智慧樹2023年廣東工貿(mào)職業(yè)技術(shù)學(xué)院

數(shù)字電子與EDA技術(shù)知到章節(jié)測試答案智慧樹2023年最新廣東工貿(mào)職業(yè)技術(shù)學(xué)院第一章測試

八進制數(shù)（6）10比十六進制數(shù)（6）16小。

參考答案:

錯

異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。

參考答案:

對

若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。

參考答案:

錯

與非門可以用作反相器。

參考答案:

對

離散的，不連續(xù)的信號，稱為（）。

參考答案:

模擬信號

第二章測試

組合邏輯電路不具有記憶功能

參考答案:

對

組合邏輯電路分和設(shè)計是兩個相反的過程

參考答案:

對

對于二進制編碼器當(dāng)輸入信號的個數(shù)為8個信號時，對應(yīng)輸出變量的位數(shù)為（）

參考答案:

3

對于普通編碼器在任何時刻只允許一個輸入端請求編碼，否則輸出發(fā)生混亂

參考答案:

對

對于二進制譯碼器，當(dāng)輸入為2個二進制代碼，則輸出為（）個變量。

參考答案:

4

第三章測試

組合邏輯電路的輸出是由此刻的輸入決定的，和之前的狀態(tài)有關(guān)系。

參考答案:

錯

觸發(fā)器有兩個穩(wěn)態(tài)，存儲8位二進制信息要（）個觸發(fā)器。

參考答案:

8

觸發(fā)器根據(jù)邏輯功能可分為（）。

參考答案:

D觸發(fā)器;RS觸發(fā)器;T觸發(fā)器;JK觸發(fā)器

組合邏輯電路的描述方法有（）。

參考答案:

邏輯函數(shù)表達(dá)式;波形圖;真值表

觸發(fā)器有()個穩(wěn)態(tài)，用0和1來表示。

參考答案:

2

第四章測試

時序邏輯電路包括組合邏輯電路和存儲電路

參考答案:

對

計數(shù)器按照計數(shù)過程的不同分為二進制、十進制和任意進制計數(shù)器

參考答案:

錯

同步時序電路和異步時序電路比較，最顯著差異前者（）。

參考答案:

有統(tǒng)一的時鐘脈沖控制

以下是74LS161的特點的是：

參考答案:

超前進位功能;同步計數(shù);異步置零;預(yù)置數(shù)

能夠暫時存儲二進制數(shù)據(jù)或代碼的電路稱為寄存器

參考答案:

對

第五章測試

EDA的中文含義是電子設(shè)計自動化。

參考答案:

對

大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，基于SRAM的FPGA器件，在每次上電后必須進行一次配置。

參考答案:

對

大規(guī)?？删幊唐骷饕蠧PLD和FPGA兩類，其中CPLD通過可編程乘積項邏輯實現(xiàn)其邏輯功能。

參考答案:

對

MAX系列器件屬于Altera公司生產(chǎn)的。

參考答案:

對

數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。

參考答案:

對

不屬于EDA技術(shù)的基本特征。（）

參考答案:

增加設(shè)計成本和周期

不屬于簡單可編程邏輯器件（SPLD）的一項是()。

參考答案:

CPLD

在C語言的基礎(chǔ)上演化而來的硬件描述語言是

參考答案:

VerilogHDL

以下器件中不屬于Altera公司生產(chǎn)的是（）。

參考答案:

Virtex系列器件

基于PLD芯片的設(shè)計稱之為（）的設(shè)計

參考答案:

自底向上

第六章測試

IF語句、CASE語句、PROCESS語句都屬于并行語句。

參考答案:

錯

process語句屬于并行語句。

參考答案:

對

進程中的變量賦值語句，其變量更新是立即完成的。

參考答案:

對

一個項目的輸入輸出端口是定義在結(jié)構(gòu)體中的。

參考答案:

錯

下列標(biāo)識符中，（）是不合法的標(biāo)識符

參考答案:

9moon

不屬于順序語句的是（）。

參考答案:

PROCESS語句

VHDL語言共支持四種常用庫，其中哪種庫是用戶的VHDL設(shè)計現(xiàn)行工作庫（）

參考答案:

WORK工作庫

對于信號和變量的說法，哪一個是不正確的（）

參考答案:

信號用于作為進程中局部數(shù)據(jù)存儲單元

下列語句中，屬于并行語句的是（）

參考答案:

進程語句

在VHDL中，標(biāo)準(zhǔn)邏輯位數(shù)據(jù)類型STD_LOGIC有（）種邏輯值

參考答案:

9

第七章測試

變量是局部量可以寫在（）

參考答案:

進程中

變量和信號的描述正確的是（）

參考答案:

信號可以帶出進程

下列關(guān)于VHDL中信號說法不正確的是（）

參考答案:

信號值輸入信號時采用代入符“：=”，而不是賦值符”<=”，同時信號可以附加延時

VHDL語言是一種結(jié)構(gòu)化設(shè)計語言，一個設(shè)計實體（電路模塊）包括實體與結(jié)構(gòu)體兩部分，實體描述的是（）

參考答案:

器件外部特性

在VHDL中，用語句（）表示檢測clock的上升沿

參考答案:

clock’EVENTANDclock=’1’

Quartus2中編譯VHDL源程序時要求文件名和實體名要相同。

參考答案:

對

一個系統(tǒng)的輸入輸出信號是定義在結(jié)構(gòu)體中。

參考答案:

錯

VHDL語言是一種結(jié)構(gòu)化設(shè)計語言，一個設(shè)計實體（電路