現(xiàn)代計算機體系結(jié)構(gòu)研討

現(xiàn)代計算機體系結(jié)構(gòu)研討Chapter1.2計算機體系結(jié)構(gòu).Chapter1.3課程安排授課方式總學(xué)時60學(xué)時每次三節(jié)課評分方式考試80％平時小測驗10％平時作業(yè)10％Chapter1.4教材與主要參考書張晨曦等，計算機體系結(jié)構(gòu)，高等教育出版社JohnL.Hennessy,DavidA.Patternson,ComputerOrganization&Design:TheHardware/SoftwareInterface,2nded.SanFrancisco:MorganKaufmannPublishers,Inc.1998,機械工業(yè)出版社（影印版）1999DavidA.Patternson,JohnL.Hennessy,ComputerArchitecture:AQuantitativeApprach.2nded.SanFrancisco:MorganKaufmannPublishers,Inc.,1996,機械工業(yè)出版社（影印版）,1999Chapter1.5第1章緒論1.1引論計算機的食物鏈為什么會有如此變化現(xiàn)代計算機系統(tǒng)發(fā)展趨勢1.2計算機體系結(jié)構(gòu)的基本概念1.3定量分析技術(shù)基礎(chǔ)Chapter1.6現(xiàn)實世界食物鏈—大魚吃小魚Chapter1.7截止1988年計算機食物鏈Chapter1.81998年計算機食物鏈Chapter1.91.為什么會有如此變化Performance電路技術(shù)的發(fā)展CMOSVLSI取代了原來的TTL,ECL技術(shù)，提高了器件性能，降低了器件成本。計算機體系結(jié)構(gòu)技術(shù)的發(fā)展，提高了低端產(chǎn)品的性能。RISC,Superscalar,VLIW,RAID,….Price開發(fā)周期縮短，難度降低采用CMOSVLSI，組件減少，系統(tǒng)相對較小。大規(guī)模生產(chǎn)，批量大系列機的概念，使得服務(wù)成本降低。Function網(wǎng)絡(luò)技術(shù)，互連網(wǎng)絡(luò)技術(shù)的發(fā)展，使得低端產(chǎn)品的功能增強。Chapter1.102.TechnologyTrends:MicroprocessorCapacityCMOSimprovements:Diesize:2Xevery3yrsLinewidth:halve/7yrsAlpha21264:15millionPentiumPro:5.5millionPowerPC620:6.9millionAlpha21164:9.3millionSparcUltra:5.2millionMoore’sLawISSCC2000:25M+transistorprocessors(Intel)Chapter1.11MemoryCapacity(SingleChipDRAM)year size(Mb) cyctime1980 0.0625 250ns1983 0.25 220ns1986 1 190ns1989 4 165ns1992 16 145ns1996 64 120ns2000 256 100nsChapter1.12TechnologyTrends(Summary) Capacity Speed(latency)Logic 2xin3years 2xin3yearsDRAM 4xin3years 2xin10yearsDisk 4xin3years 2xin10yearsChapter1.13ProcessorfrequencytrendFrequencydoubleseachgenerationNumberofgates/clockreduceby25%Chapter1.14ProcessorPerformanceTrendsChapter1.15ProfessorPerformanceChapter1.16PerformanceTrends－(Summary)性能:提高50％peryear

（2X/18months)性價比:提高70%peryearChapter1.17

未來可能達到的水平DieArea:2.5x2.5cmVoltage: 0.6-0.9VTechnology:0.07m15timesdenserthantoday2.5timespowerdensity5timesclockrateSiliconin2010Chapter1.18未來的熱點之一Source:RichardNewtonChapter1.19

嵌入式微處理器什么是嵌入式微處理器一種可編程處理器，產(chǎn)品的最終用戶不能訪問其編程接口,用戶只能通過應(yīng)用程序與其交互例如-PDA-3COMPalmpilots原先為嵌入式系統(tǒng)設(shè)計，后來將編程接口開放轉(zhuǎn)向通用計算機系統(tǒng)Chapter1.20一些有趣的數(shù)據(jù)Intel4004是為嵌入式應(yīng)用(計算器）設(shè)計現(xiàn)在的微處理器95%用于嵌入式系統(tǒng)SSH3/4(Hitachi):bestsellingRISCmicroprocessor50%的收入來源于嵌入式系統(tǒng)應(yīng)用于特定領(lǐng)域的微處理器MicrocontrollersDSPsMediaProcessorsGraphicsProcessorsNetworkandCommunicationProcessorsChapter1.21嵌入式微處理器的評價FlexibilityPowerCostPerformanceasaFunctionalityConstraint(“Just-in-TimeComputing”)ComponentsofCostAreaofdie/yieldCodedensity(memoryisthemajorpartofdiesize)PackagingDesigneffortProgrammingcostTime-to-marketReusabilityChapter1.221.2計算機系統(tǒng)基本概念計算機體系結(jié)構(gòu)定義指令集結(jié)構(gòu)（InstructionSetArchitecture)計算機體系結(jié)構(gòu)研究的內(nèi)容Chapter1.23計算機體系結(jié)構(gòu)的定義ComputerArchitecture= InstructionSetArchitecture+MachineOrganization+…..InstructionSetArchitecuture...theattributesofa[computing]systemasseenbytheprogrammer,i.e.theconceptualstructureandfunctionalbehavior,asdistinctfromtheorganizationofthedataflowsandcontrolsthelogicdesign,andthephysicalimplementation. –Amdahl,Blaaw,andBrooks,1964Chapter1.24SOFTWARE

可編程存儲器組織指令功能指令集異常的條件數(shù)據(jù)類型和數(shù)據(jù)結(jié)構(gòu)：編碼和表示訪問數(shù)據(jù)和指令的尋址方式指令集結(jié)構(gòu)Chapter1.251950sto1960s:體系結(jié)構(gòu)課程：計算機運算器1970sto1980s中:體系結(jié)構(gòu)課程:指令集設(shè)計1990s:計算機體系結(jié)構(gòu)課程：CPU設(shè)計，存儲系統(tǒng)設(shè)計，I/O系統(tǒng)設(shè)計，多處理器，網(wǎng)絡(luò)2000s:計算機體系結(jié)構(gòu)課程：非Von-Neumann結(jié)構(gòu),可重新配置體系結(jié)構(gòu)等。2010s:SelfAdaptingSystems?SelfOrganizingStructures?DNASystem/QuantumComputing?計算機體系結(jié)構(gòu)定義的變化Chapter1.26instructionsetsoftwarehardware指令集結(jié)構(gòu):aCriticalInterfaceChapter1.27DigitalAlpha (v1,v3) 1992-97HPPA-RISC (v1.1,v2.0) 1986-96SunSparc (v8,v9) 1987-95SGIMIPS (MIPSI,II,III,IV,V) 1986-96Intel (8086,80286,80386, 1978-96

80486,Pentium,MMX,...)指令集結(jié)構(gòu)舉例Chapter1.28指令類型Load/StoreComputationalJumpandBranchFloatingPointcoprocessorMemoryManagementSpecialR0-R31PCHILOOPOPOPrsrtrdsafunctrsrtimmediatejumptarget3種指令格式:all32bitswideRegistersMIPSR3000InstructionSetArchitecture(Summary)Chapter1.29LogicDesigner'sViewISALevelFUs&Interconnect主要部件的容量和性能特征(e.g.,Registers,ALU,Shifters,LogicUnits,...)這些部件的互連方式這些部件間所傳送的信息這些信息流是如何控制的.FU的實現(xiàn)技術(shù)（以實現(xiàn)ISA)ISARegisterTransferLevel(RTL)描述計算機組織Chapter1.30TheBigPictureControlDatapathMemoryProcessorInputOutput計算機五大部件(1946年以來）Chapter1.31ExampleOrganizationTISuperSPARCtmTMS390Z50inSunSPARCstation20BootPROMFloating-pointUnitIntegerUnitInstCacheRefMMUDataCacheStoreBufferBusInterfaceSuperSPARCL2$CCMBusModuleMBusL64852MBuscontrolM-SAdapterSBusDRAMControllerSBusDMASCSIEthernetSTDIOserialkbdmouseaudioRTCFloppySBusCardsChapter1.32計算機系統(tǒng)的層次結(jié)構(gòu)不同的抽象層所“看到”的機器特征不同隨著技術(shù)的發(fā)展，體系結(jié)構(gòu)的定義也在發(fā)生變化體系結(jié)構(gòu)的研究涉及設(shè)計，度量和評價三方面I/OsystemInstr.SetProc.CompilerOperatingSystemApplicationDigitalDesignCircuitDesignInstructionSetArchitectureFirmwareDatapath&ControlLayoutChapter1.33ComputerArchitectureTechnologyProgrammingLanguagesOperatingSystemsHistoryApplicationsCleverness體系結(jié)構(gòu)發(fā)展的源動力Chapter1.34體系結(jié)構(gòu)設(shè)計是個循環(huán)的過程:

在計算機系統(tǒng)的各個層次上搜索可能的設(shè)計空間BadIdeasCreativityGoodIdeasMediocreIdeasCost/PerformanceAnalysis計算機體系結(jié)構(gòu)設(shè)計過程Chapter1.35InstructionSetArchitecturePipelining,HazardResolution,Superscalar,Reordering,Prediction,Speculation,Vector,VLIW,DSP,ReconfigurationAddressing,Protection,ExceptionHandlingL1CacheL2CacheDRAMDisks,WORM,TapeCoherence,Bandwidth,LatencyEmergingTechnologiesInterleavingBusprotocolsRAIDVLSIInput/OutputandStorageMemoryHierarchyPipeliningandInstructionLevelParallelism計算機體系結(jié)構(gòu)研究的內(nèi)容Chapter1.36MInterconnectionNetworkSPMPMPMP°

°

°Topologies,Routing,Bandwidth,Latency,ReliabilityNetworkInterfacesSharedMemory,MessagePassing,DataParallelismProcessor-Memory-SwitchMultiprocessorsNetworksandInterconnections計算機體系結(jié)構(gòu)研究內(nèi)容（續(xù)）Chapter1.37SimulateNewDesignsandOrganizationsTechnologyTrendsEvaluateExistingSystemsforBottlenecksBenchmarksWorkloadsImplementNextGenerationSystemImplementationComplexityAnalysisDesignImple-mentation計算機工程方法學(xué)Chapter1.38小結(jié)－計算機體系結(jié)構(gòu)、組織和實現(xiàn)計算機體系結(jié)構(gòu)研究軟、硬件功能分配以及機器級界面的確定，既由機器語言程序設(shè)計者或編譯程序設(shè)計者所看到的機器物理系統(tǒng)的抽象或定義。但它不包括機器內(nèi)部的數(shù)據(jù)流和控制流、邏輯設(shè)計和器件設(shè)計等。計算機組織：計算機體系結(jié)構(gòu)的邏輯實現(xiàn)，包括機器級內(nèi)的數(shù)據(jù)流和控制流的組成以及邏輯設(shè)計等。它著眼于機器級內(nèi)各事件的排序方式與控制機構(gòu)、各部件的功能以及各部件間的聯(lián)系。

計算機實現(xiàn)（ComputerImplementation）是指計算機組成的物理實現(xiàn)，包括處理機、主存等部件的物理結(jié)構(gòu)，器件的集成度和速度，器件、模塊、插件、底板的劃分與連接，專用器件的設(shè)計，微組裝技術(shù)，信號傳輸，電源、冷卻及整機裝配技術(shù)等。它著眼于器件技術(shù)和微組裝技術(shù)，其中，器件技術(shù)在實現(xiàn)技術(shù)中起著主導(dǎo)作用。

Chapter1.391.3定量分析技術(shù)基礎(chǔ)計算機性能度量性能設(shè)計和評測的基本原則系統(tǒng)結(jié)構(gòu)評價標(biāo)準(zhǔn)Chapter1.40計算機性能度量客戶：給定一組機器，哪個性能最好?價格最低?性/價比最高（performance/cost）?設(shè)計者：面臨的設(shè)計選擇：最大限度的提高性能價格最低?性/價比最高（performance/cost）?兩者均需要進行基本的比較和評價標(biāo)準(zhǔn)我們的目標(biāo)是理解性能和成本與體系結(jié)構(gòu)選擇的關(guān)系Chapter1.41°Timetodothetask(ExecutionTime)

–executiontime,responsetime,latency°Tasksperday,hour,week,sec,ns...(Performance)

–throughput,bandwidth這兩者經(jīng)常會有沖突的。PlaneBoeing747BAD/SudConcordeSpeed610mph1350mphDCtoParis6.5hours3hoursPassengers470132Throughput(pmph)286,700178,200哪個性能高？性能的兩種含義Chapter1.42之一：性能定義為每秒完成的任務(wù)數(shù)biggerisbetter之二：如果我們更關(guān)心響應(yīng)時間（responsetime）performance(x)=1 execution_time(x)“X性能是Y的n倍”是指

Performance(X) n= ---------------------- Performance(Y)性能定義Chapter1.43TimeofConcordevs.Boeing747?Concordis1350mph/610mph=2.2timesfaster=6.5hours/3hoursThroughputofConcordevs.Boeing747?Concordis178,200pmph/286,700pmph=0.62“timesfaster”Boeingis286,700pmph/178,200pmph =1.60“timesfaster”Boeingis1.6times(“60%”)fasterintermsofthroughputConcordis2.2times(“120%”)fasterintermsofflyingtime

我們主要關(guān)注單個任務(wù)的執(zhí)行時間程序由一組指令構(gòu)成，指令的吞吐率（Instructionthroughput）非常重要!舉例Chapter1.44性能設(shè)計與評測的基本原則大概率事件優(yōu)先原則Amdahl定律程序局部性原理時間局部性空間局部性Chapter1.45假設(shè)對機器的部件進行了改進

ExTimew/oEPerformancew/ESpeedup(E)=--------------------=---------------------ExTimew/EPerformancew/oE假設(shè)可改進部分E在原來的計算時間所占的比例為F，而部件加速比為S，任務(wù)的其他部分不受影響，則ExTime(withE)=

((1-F)+F/S)XExTime(withoutE)Speedup(withE)=1/((1-F)+F/S))

重要結(jié)論：如果只針對整個任務(wù)的一部分進行優(yōu)化，那么所獲得的加速比不大于1/(1-F)

Amdahl'sLawChapter1.46舉例假設(shè)給定一體系結(jié)構(gòu)硬件不支持乘法運算，乘法需要通過軟件來實現(xiàn)。在軟件中做一次乘法需要200個周期，而用硬件來實現(xiàn)只要4個時鐘周期。如果假設(shè)在程序中有10％的乘法操作，問整個程序的加速比？如果有40％的乘法操作，問整個程序的加速比又是多少？假設(shè)一計算機在運行給定的一程序時，有90％的時間用于處理某一類特定的計算?，F(xiàn)將用于該類計算的部件性能提高到原來的10倍。如果該程序在原來的機器上運行需100秒，那么該程序在改進后的機器上運行時間是多少？新的系統(tǒng)相對于原來的系統(tǒng)加速比是多少？在新的系統(tǒng)中，原來特定的計算占整個計算的比例是多少？Chapter1.47CompilerProgrammingLanguageApplicationDatapathControlTransistorsWiresPinsISAFunctionUnits(millions)ofInstructionspersecond–MIPS(millions)of(F.P.)operationspersecond–MFLOP/sCyclespersecond(clockrate)MegabytespersecondSecondsperprogramUsefulOperationspersecondEachmetrichasaplaceandapurpose,andeachcanbemisused性能度量Chapter1.48CPU性能度量CPUtime =Seconds=InstructionsxCyclesxSeconds Program ProgramInstructionCycle InstCount CPI ClockRateProgram X Compiler X (X)Inst.Set. X XOrganization X XTechnology XChapter1.49CPUtime=ClockCycleTime*CPI*Ii=1niiCPI=

CPI*FwhereF=Ii=1niiiiInstructionCount"instructionfrequency"CPIave=(CPUTime*ClockRate)/InstructionCount=ClockCycles/InstructionCount“Averagecyclesperinstruction”CPU性能度量－CPIChapter1.50CPI計算舉例BaseMachine(Reg/Reg)Op Freq CPIiCPIi*Fi (%Time)ALU 50% 1 .5 (33%)Load 20% 2 .4 (27%)Store 10% 2 .2 (13%)Branch 20% 2 .4 (27%) 1.5Chapter1.51基本評估方法－測試程序真實程序最可靠的方法。核心程序從真實程序中提取的較短的但很關(guān)鍵的代碼構(gòu)成。小測試程序代碼在100行以內(nèi)合成測試程序首先統(tǒng)計大量應(yīng)用程序中的操作，得到操作比例，然后認(rèn)為合成一些測試程序SPEC測試程序Chapter1.52Eighteena