單片機及其最小應用系統(tǒng)

單片機及其最小應用系統(tǒng)第一頁，共六十三頁，編輯于2023年，星期日任務1認識單片機單片機是單片微型計算機（SingleChipMicrocomputer）簡稱。所謂單片機，通俗的來講，就是把中央處理器CPU（CentralProcessingUnit），存儲器（memory），定時器，I/O（Input/Output）接口電路等一些計算機的主要功能部件集成在一塊集成電路芯片上的微型計算機。單片機特別適合于控制領域，故又稱為微控制器MCU（MicroControlUnit）。中文“單片機”的稱呼是由英文名稱“SingleChipMicrocomputer”直接翻譯而來的。單片機只要和適當?shù)能浖巴獠吭O備相結(jié)合，便可成為一個單片機控制系統(tǒng)。1．單片機是什么（定義）第二頁，共六十三頁，編輯于2023年，星期日任務1認識單片機2．單片機能干什么（應用領域）（1）在智能儀器儀表上的應用（2）在工業(yè)控制中的應用（3）在家用電器中的應用（4）在計算機網(wǎng)絡和通信領域中的應用（5）單片機在醫(yī)用設備領域中的應用（6）在各種大型電器中的模塊化應用此外，在工商，金融，科研、教育，國防航空航天等領域也有著十分廣泛的用途。第三頁，共六十三頁，編輯于2023年，星期日任務1認識單片機3.為什么單片機這么能干（1）功能夠用：實際工作中并不是任何需要計算機的場合都要求計算機有很高的性能，應用的關鍵是看是否夠用，是否有很好的性能價格比。（2）價格便宜，即性價比高；（3）集成度高，體積小，可靠性好；（4）低功耗、低電壓；（5）易擴展。第四頁，共六十三頁，編輯于2023年，星期日任務1認識單片機4.單片機經(jīng)歷了哪些階段經(jīng)歷了SCM、MCU、SoC三大階段：（1）SCM即單片微型計算機（SingleChipMicrocomputer）階段，主要是尋求最佳的單片形態(tài)嵌入式系統(tǒng)的最佳體系結(jié)構(gòu)。（2）MCU即微控制器（MicroControllerUnit）階段，主要的技術發(fā)展方向是：不斷擴展?jié)M足嵌入式應用時，對象系統(tǒng)要求的各種外圍電路與接口電路，突顯其對象的智能化控制能力。（3）單片機是嵌入式系統(tǒng)的獨立發(fā)展之路，向MCU階段發(fā)展的重要因素，就是尋求應用系統(tǒng)在芯片上的最大化解決；因此，專用單片機的發(fā)展自然形成了SoC化趨勢。隨著微電子技術、IC設計、EDA工具的發(fā)展，基于SoC的單片機應用系統(tǒng)設計會有較大的發(fā)展。因此，對單片機的理解可以從單片微型計算機、單片微控制器延伸到單片應用系統(tǒng)。

第五頁，共六十三頁，編輯于2023年，星期日任務1認識單片機5．單片機有哪些系列（1）8051單片機（2）MOTOROLA單片機（3）Microchip單片機（4）Atmel單片機（5）NEC單片機（6）東芝單片機（7）富士通單片機（8）LG公司生產(chǎn)的GMS90系列單片機（9）凌陽16位單片機（10）Scenix單片機（11）EPSON單片機（12）華邦單片機第六頁，共六十三頁，編輯于2023年，星期日溫馨提示1.熟悉和了解單片機的內(nèi)部資源和指令系統(tǒng)；2.了解并熟練掌握常用軟件的使用方法。源程序編譯及調(diào)試軟件KeilC51等；硬件電路仿真軟件Proteus。3.堅持手、腦并用的原則；要勤于動手，要多做、多看、多想，先看懂別人的程序，再學修改別人的設計，最后是自己設計，編寫程序。4.學好相關硬件電路知識，軟件與硬設計結(jié)合，理論與實踐結(jié)合。學會利用網(wǎng)上的資源，會上單片機的網(wǎng)站并會查相關資料。5.最后要自己動手完整設計完成一個課題，并總結(jié)經(jīng)驗，在實踐中掌握單片機應用技術。怎樣學習單片機課程？第七頁，共六十三頁，編輯于2023年，星期日1.計算機一臺：無特殊要求，可選用經(jīng)濟型電腦。能上網(wǎng)最佳。2.開發(fā)實驗板一塊：學校統(tǒng)一提供，可完成多個實用課題。也可以自己制作。3.ISP下載線一條：用于對單片機進行編程下載，可自制。4.相關軟件：開發(fā)軟件、仿真軟件、ISP下載軟件等，如： 源程序編輯軟件：記事本、UltraEdit等。 集成開發(fā)軟件：KeilC51等。 電路仿真軟件：Proteus等 其它工具軟件：參數(shù)計算設置軟件、串口調(diào)試、PCB設計等軟件5.工具書：教材1～2本6.其它資料：器件資料、應用文檔、實例等，主要由網(wǎng)絡收集。7.U盤：1G，用于保存資料（選購）。溫馨提示學習單片機要哪些準備？第八頁，共六十三頁，編輯于2023年，星期日任務2單片機AT89S51的識讀AT89S51單片機是美國ATMEL公司生產(chǎn)的低功耗、高性能CMOS8位單片機，片內(nèi)含4kBytes可系統(tǒng)編程的Flash只讀程序存儲器，器件采用ATMEL公司的高密度、非易失性存儲技術生產(chǎn)，兼容標準8051指令系統(tǒng)及引腳。它集Flash程序存儲器，既可在線編程（ISP）也可用傳統(tǒng)方法進行編程及通用8位微處理器于單片芯片中，ATMEL公司的功能強大，低價AT89S51單片機可為您提供許多高性價比的應用場合，可靈活應用于各種控制領域。

AT89S51單片機芯片還具有PDIP、TQFP和PLCC等三種封裝形式，以適應不同產(chǎn)品的需求。單片機AT89S51的TQFP和PLCC封裝形式如圖1.2.1所示，PDIP封裝形式和三種封裝的實物芯片外形如圖1.2.2所示。第九頁，共六十三頁，編輯于2023年，星期日任務2單片機AT89S51的識讀AT89S51的封裝形式和三種封裝的芯片外形

第十頁，共六十三頁，編輯于2023年，星期日40個引腳，4kBytesFlash片內(nèi)程序存儲器，128bytes的隨機存取數(shù)據(jù)存儲器（RAM），32個外部雙向輸入/輸出（I/O）口，5個中斷優(yōu)先級2層中斷嵌套中斷，2個16位可編程定時計數(shù)器,2個全雙工串行通信口，看門狗（WDT）電路，片內(nèi)時鐘振蕩器。此外，AT89S51設計和配置了振蕩頻率可為0Hz并可通過軟件設置省電模式。空閑模式下，CPU暫停工作，而RAM定時計數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存RAM的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復位。任務2單片機AT89S51的識讀1．功能特性概述第十一頁，共六十三頁，編輯于2023年，星期日 ?8031CPU與MCS-51兼容

?4K字節(jié)可編程FLASH存儲器(壽命：1000寫/擦循環(huán)) ?全靜態(tài)工作：0Hz-24KHz ?三級程序存儲器保密鎖定

?128*8位內(nèi)部RAM ?32條可編程I/O線

?兩個16位定時器/計數(shù)器

?6個中斷源

?可編程串行通道

?低功耗的閑置和掉電模式

?片內(nèi)振蕩器和時鐘電路任務2單片機AT89S51的識讀2．主要性能參數(shù)第十二頁，共六十三頁，編輯于2023年，星期日（1）電源引腳Vcc和GNDVcc（40腳）：電源端，接＋5V。GND（20腳）：接地端（2）時鐘電路引腳XTAL1和XTAL2XTAL1（19腳）：接外部晶振和微調(diào)電容的一端，在片內(nèi)它是振蕩器倒相放大器的輸入，若使用外部TTL時鐘時，該引腳必須接地。XTAL2（18腳）：接外部晶振和微調(diào)電容的另一端，在片內(nèi)它是振蕩器倒相放大器的輸出，若使用外部TTL時鐘時，該引腳為外部時鐘的輸入端。（3）ALE（30腳）：地址鎖存允許系統(tǒng)擴展時，ALE用于控制地址鎖存器鎖存P0口輸出的低8位地址，從而實現(xiàn)數(shù)據(jù)與低位地址的復用。（4）（32腳）：外部程序存儲器讀選通信號。是讀外部程序存儲器的選通信號，低電平有效。（5）/VPP（31腳）：外程序存儲器地址允許輸入端。當為高電平時，CPU執(zhí)行片內(nèi)程序存儲器指令，但當PC中的值超過0FFFH時，將自動轉(zhuǎn)向執(zhí)行片外程序存儲器指令。當為低電平時，CPU只執(zhí)行片外程序存儲器指令。（6）RST（9腳）：復位信號輸入端。該信號高電平有效，在輸入端保持兩個機器周期的高電平后，就可以完成復位操作。任務2單片機AT89S51的識讀3．引腳功能說明第十三頁，共六十三頁，編輯于2023年，星期日（7）4個輸入/輸出端口P0、P1、P2和P3P0口（P0.0～P0.7）：P0口是一個8位漏極開路的雙向I/O口。作為輸出口，每位能驅(qū)動8個TTL邏輯電平。對P0端口寫“1”時，引腳用作高阻抗輸入。當訪問外部程序和數(shù)據(jù)存儲器時，P0口也被作為低8位地址/數(shù)據(jù)復用。在這種模式下，P0具有內(nèi)部上拉電阻。在flash編程時，P0口也用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗時，需要外部上拉電阻。P1口（P1.0～P1.7）：它是一個內(nèi)部帶上拉電阻的8位準雙向I/O口，P1口的驅(qū)動能力為4個LSTTL負載。通常，P1口是提供給用戶使用的I/O口。Flash編程和程序校驗期間，P1接受低8位地址。同時P1.5、P1.6、P1.7具有第二功能，如表1-2-1所示。任務2單片機AT89S51的識讀第十四頁，共六十三頁，編輯于2023年，星期日P2口（P2.0~P2.7）：P2是一個帶內(nèi)部上拉電阻的8位雙向I／O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL）。在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器時，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器時，P2口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)P2寄存器的內(nèi)容），在整個訪問期間不改變。

Flash編程或校驗時，P2亦接收高位地址和其它控制信號。任務2單片機AT89S51的識讀第十五頁，共六十三頁，編輯于2023年，星期日P3口（P3.0～P3.7）：P3口是一組帶內(nèi)部上拉電阻的8位雙向I／0口。P3口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對P3口寫入“l(fā)”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時，被外部拉低的P3口將用上拉電阻輸出電流（IIL）。P3口除了作為一般的I／0口線外，更重要的用途是它的第二功能，如表1-2-2所示.P3口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。任務2單片機AT89S51的識讀第十六頁，共六十三頁，編輯于2023年，星期日MCS-51單片機內(nèi)核采用程序存儲器和數(shù)據(jù)存儲器空間分開的結(jié)構(gòu)，均具64KB外部程序和數(shù)據(jù)的尋址空間。MCS-51單片機存儲器結(jié)構(gòu)如圖2.3所示。·程序存儲器如果EA引腳接地（GND），全部程序均執(zhí)行外部存儲器。在AT89S51，假如EA接至Vcc（電源+），程序首先執(zhí)行地址從0000H－0FFFH（4KB）內(nèi)部程序存儲器，再執(zhí)行地址為1000H－FFFFH（60KB）的外部程序存儲器。·數(shù)據(jù)存儲器AT89S51的具有128字節(jié)的內(nèi)部RAM，這128字節(jié)可利用直接或間接尋址方式訪問，堆棧操作可利用間接尋址方式進行，128字節(jié)均可設置為堆棧區(qū)空間。任務2單片機AT89S51的識讀4.存儲器結(jié)構(gòu)

第十七頁，共六十三頁，編輯于2023年，星期日WDT是為了解決CPU程序運行時可能進入混亂或死循環(huán)而設置，它由一個14bit計數(shù)器和看門狗復位SFR（WDTRST）構(gòu)成。外部復位時，WDT默認為關閉狀態(tài)，要打開WDT，用戶必須按順序?qū)?1EH和0E1H寫到WDTRST寄存器（SFR地址為0A6H），當啟動了WDT，它會隨晶體振蕩器在每個機器周期計數(shù)，除硬件復位或WDT溢出復位外沒其它方法關閉WDT，當WDT溢出，將使RST引腳輸出高電平的復位脈沖。使用看門狗（WDT）打開WDT需按次序?qū)?1EH和0E1H到WDTRST寄存器（SFR的地址為0A6H），當WDT打開后，需在一定的時候01EH和0E1H到WDTRST寄存器以避免WDT計數(shù)溢出。14位WDT計數(shù)器計數(shù)達到16383（3FFFH），WDT將溢出并使器件復位。WDT打開時，它會隨晶體振蕩器在每個機器周期計數(shù)，這意味著用戶必須在小于每個16383機器周期內(nèi)復位WDT，也即寫01EH和0E1H到WDTRST寄存器，WDTRST為只寫寄存器。WDT計數(shù)器既不可讀也不可寫，當WDT溢出時，通將使RST引腳輸出高電平的復位脈沖。復位脈沖持續(xù)時間為98×Tosc，而Tosc=1／Fosc（晶體振蕩頻率）。為使WDT工作最優(yōu)化，必須在合適的程序代碼時間段周期地復位WDT防止WDT溢出。任務2單片機AT89S51的識讀5.看門狗定時器（WDT）第十八頁，共六十三頁，編輯于2023年，星期日掉電時期，晶體振蕩停止，WDT也停止。掉電模式下，用戶不能再復位WDT。兩種方法可退出掉電模式：硬件復位或通過激活外部中斷。當硬件復位退出掉電模式時，處理WDT可象通常的上電復位一樣。當由中斷退出掉電模式則所不同，中斷低電平狀態(tài)持續(xù)到晶體振蕩穩(wěn)定，當中斷電平變?yōu)楦呒错憫袛喾铡榉乐怪袛嗾`復位，當器件復位，中斷引腳持續(xù)為低時，WDT并未開始計數(shù)，直到中斷引腳被拉高為止。這為在掉電模式下的中斷執(zhí)行中斷服務程序而設置。為保證WDT在退出掉電模式時極端情況下不溢出，最好在進入掉電模式前復位WDT。在進入空閑模式前，WDT打開時，WDT是否繼續(xù)計數(shù)由SFR中的AUXR的WDIDLE位決定，在IDLE期間（位WDIDLE=0）默認狀態(tài)是繼續(xù)計數(shù)。為防止AT89S51從空閑模式復位，用戶應周期性地設置定時器，重新進入空閑模式。當位WDIDLE被置位，在空閑模式WDT將停止計數(shù)，直到從空閑（IDLE）模式退出重新開始計數(shù)。任務2單片機AT89S51的識讀掉電和空閑狀態(tài)時的WDT第十九頁，共六十三頁，編輯于2023年，星期日任務3單片機最小系統(tǒng)的組成所謂單片機最小系統(tǒng)，是指用最少的元件能使單片機工作起來的一個最基本的組成電路。那么拿到一塊單片機芯片，想要使用它，怎么辦呢？首先要知道怎樣連線。對51系列單片機來說，最小系統(tǒng)一般應該包括：單片機、晶振電路、復位電路等。同時，單片機要正常運行，還必須具備電源正常、時鐘正常、復位正常三個基本條件。以AT89S51單片機組成的最小系統(tǒng)圖如1.3.1所示，（a）圖為電路原理圖，（b）圖為實物電路圖。第二十頁，共六十三頁，編輯于2023年，星期日圖1.3.1（a）單片機最小系統(tǒng)電路原理圖圖1.3.1（b）單片機最小系統(tǒng)實物圖任務3單片機最小系統(tǒng)的組成第二十一頁，共六十三頁，編輯于2023年，星期日電路以單片機AT89S51為核心，AT89S51的18，19引腳外接由C1、C2、X1構(gòu)成石英晶體振蕩電路，9引腳外接由C3、R1構(gòu)成的上電復位電路，加上20引腳接地，40引腳、31引腳接電源VCC，這就構(gòu)成了AT89S51單片機的最小系統(tǒng)。通上電，單片機就開始工作了。當然沒有程序的單片機還是什么工作也沒能完成的，只能說是進入工作準備就緒狀態(tài)。1．電源電路：電源是單片機工作的動力源泉。對應的接線方法為：40腳（VCC）電源引腳，工作時接+5V電源，20腳（GND）為接地線。2．時鐘電路：時鐘電路為單片機產(chǎn)生時序脈沖，單片機所有運算與控制過程都是在統(tǒng)一的時序脈沖的驅(qū)動下進行的。時鐘電路就好比人的心臟，如果人的心跳停止了，人就。。。同樣，如果單片機的時鐘電路停止工作（晶振停振），那么單片機也就停止運行了。3．復位電路：在復位引腳（9腳）腳持續(xù)出現(xiàn)24個振蕩器脈沖周期（即2個機器周期）的高電平信號將使單片機復位，此時，一些專用寄存器的狀態(tài)值將恢復為初始值。4．控制引腳EA接法。EA/VPP（31腳）為內(nèi)外程序存儲器選擇控制引腳，當EA為低電位時，單片機從外部程序存儲器取指令；當EA接高電平時，單片機從內(nèi)部程序存儲器取指令。任務3單片機最小系統(tǒng)的組成第二十二頁，共六十三頁，編輯于2023年，星期日時鐘電路用于產(chǎn)生單片機工作所需要的時鐘信號，而時序所研究的是指令執(zhí)行中各地信號之間的相互關系。單片機本身就如一個復雜的同步時序電路，為了保證同步工作方式的實現(xiàn)，電路應在唯一的時鐘信號控制下嚴格地按時序進行工作。（1）時鐘信號的產(chǎn)生在MCS-51芯片內(nèi)部有一個高增益相反相放大器，其輸入端為芯片引腳XTAL1，其輸出端為引腳XTAL2。而在芯片的外部，XTAL1和XTAL2之間跨接晶體振蕩器和微調(diào)電容，從而構(gòu)成一個穩(wěn)定的自激振蕩器，這就是單片機的時鐘電路，如圖1.3.2所示。

知識鏈接

1．單片機的時鐘電路第二十三頁，共六十三頁，編輯于2023年，星期日時鐘電路產(chǎn)生的振蕩脈沖經(jīng)過觸發(fā)器進行二分頻之后，才成為單片機的時鐘脈沖信號。請讀者特別注意時鐘脈沖與振蕩脈沖之間的二分頻關系，否則會造成概念上的錯誤。一般電容C1和C2取30pF左右，晶體的振蕩頻率范圍是1.2MHZ～12MHZ。晶體振蕩頻率高,則系統(tǒng)的時鐘頻率也高,單片機運行速度也就快。MCS-51在通常應用情況下，使用振蕩頻率為的6MHZ或12MHZ。1．單片機的時鐘電路

知識鏈接

第二十四頁，共六十三頁，編輯于2023年，星期日（2）引入外部脈沖信號在由多片單片機組成的系統(tǒng)中，為了各單片機之間時鐘信號的同步，應當引入唯一的公用外部脈沖信號作為各單片機的振蕩脈沖。這時外部的脈沖信號是經(jīng)XTAL2引腳注入，其連接如圖1.3.3所示。

知識鏈接

1．單片機的時鐘電路第二十五頁，共六十三頁，編輯于2023年，星期日（3）時序時序是用定時單位來說明的。MCS-51的時序定時單位共有4個，從小到大依次是：節(jié)拍、狀態(tài)、機器周期和指令周期。下面分別加以說明。1）節(jié)拍與狀態(tài)把振蕩脈沖的周期定義為拍節(jié)（用P表示）。振蕩脈沖經(jīng)過二分頻后，就是單片機的時鐘信號的周期定義為狀態(tài)（用S表示）。這樣，一個狀態(tài)就包含兩個拍節(jié)，具前半周期對應的拍節(jié)叫拍節(jié)1（P1），后半周期對應的拍節(jié)2(P2).2）機器周期MCS-51采用定時控制方式,因此它有固定的機器周期。規(guī)定1個機器周期的寬度為6個狀態(tài)，并依次表示為S1～S6。由于1個狀態(tài)又包括兩個節(jié)拍,因此1個機器周期總共有12個節(jié)拍,分別記作S1P1S1P2。。。。。。S6P2.由于1個機器周期共有12個振蕩脈沖周期，因此機器周期就是振蕩脈沖的十二分頻。當振蕩脈沖頻率為12MHZ時,一個機器周期為1us。當振蕩脈沖頻率為6MHZ時,一個機器周期為2us。3）指令周期指令周期是最大的時序定時單位,執(zhí)行一條指令所需要的時間稱之為指令周期。它一般由若干個機器周期組成。不同的指令，所需要的機器周期數(shù)也不相同。通常，包含1個機器周期的指令稱為單周期指令，包含2個機器周期的指令稱為雙周期指令，等等。指令的運算速度和指令所包含的機器周期有關，機器周期數(shù)越少的指令執(zhí)行速度越快。MCS-51單片機通?？梢苑譃閱沃芷谥噶?、雙周期指令和四周期指令等3種。

知識鏈接

1．單片機的時鐘電路第二十六頁，共六十三頁，編輯于2023年，星期日單片機復位是使CPU和系統(tǒng)中的其他功能部件都處在一個確定的初始狀態(tài)，并從這個狀態(tài)開始工作。無論是在單片機剛開始接上電源時，還是斷電后或者發(fā)生故障后都要復位。所以，必須弄清楚MCS-51型單片機復位的條件、復位電路和復位后狀態(tài)。單片機復位的條件是：必須使RST/VPD或RST引腳（9）加上持續(xù)二個機器周期（即24個振蕩周期）的高電平。例如：若時鐘頻率為12MHZ，每機器周期為1us，則只需2us以上時間的高電平。在RST引腳出現(xiàn)高電平后的第二個機器周期執(zhí)行復位。單片機常見的復位電路如圖1.3.4（a）（b）所示。

知識鏈接

2.單片機的復位電路第二十七頁，共六十三頁，編輯于2023年，星期日圖1.3.4（a）為上電復位電路，它是利用電容充電來實現(xiàn)的。在接電瞬間，RST端的電位與VCC相同，隨著充電電流的減少，RST的電位逐漸下降。只要保證RST為高電平的時間大于2個機器周期，便能正常復位。圖1.3.4（b）為按鍵復位電路。該電路除具有上電復位功能外，若要復位，只需按圖1.3.4（b）中的RESET鍵，此時電源VCC經(jīng)電阻R1、R2分壓，在RST端產(chǎn)生一個復位高電平。

知識鏈接

2.單片機的復位電路第二十八頁，共六十三頁，編輯于2023年，星期日單片機復位期間不產(chǎn)生ALE和信號，即ALE=1和=1。這表明單片機復位期間不會有任何取指操作。復位后，內(nèi)部各專用寄存器狀態(tài)如下：

知識鏈接

2.單片機的復位電路第二十九頁，共六十三頁，編輯于2023年，星期日其中x表示無關位。請注意：（1）復位后PC值為0000H，表明復位后程序從0000H開始執(zhí)行，這一點在實訓中已介紹。（2）SP值為07H，表明堆棧底部在07H。一般需重新設置SP值。（3）P0~P3口值為FFH。P0~P3口用作輸入口時，必須先寫入“1”。單片機在復位后，已使P0~P3口每一端線為“1”，為這些端線用作輸入口做好了準備。

知識鏈接

2.單片機的復位電路第三十頁，共六十三頁，編輯于2023年，星期日任務4單片機應用系統(tǒng)的設計單片機應用系統(tǒng)是以單片機為核心，在單片機最小系統(tǒng)的基礎上配以輸入、輸出、顯示、控制等外圍電路和軟件，能實現(xiàn)一種或多種功能的實用系統(tǒng)。單片機應用系統(tǒng)是由硬件和軟件組成，硬件是應用系統(tǒng)的基礎，軟件是在硬件的基礎上對其資源進行合理調(diào)配和使用，從而完成應用系統(tǒng)所要求的任務，二者相互依賴，缺一不可，單片機應用系統(tǒng)的組成如圖1.4.1所示。圖1.4.1單片機應用系統(tǒng)的組成第三十一頁，共六十三頁，編輯于2023年，星期日任務4單片機應用系統(tǒng)的設計由此可見，單片機應用系統(tǒng)的設計人員必須從硬件和軟件兩個角度來深入了解單片機，并能夠?qū)⒍哂袡C結(jié)合起來，才能形成具有特定功能的應用系統(tǒng)或整機產(chǎn)品。通過單片機的I/O接口，在其周圍可以設置很多的外圍應用電路。下面我們以一些典型外圍電路進行說明。第三十二頁，共六十三頁，編輯于2023年，星期日1、實現(xiàn)顯示輸出的發(fā)光二極管電路8路發(fā)光二極管顯示電路如圖1.4.2所示，8個采用共陽極連接方式的發(fā)光二極管，每個發(fā)光二極管均接有限流電阻。只要將單片機最小系統(tǒng)中的任意一個I/O口與之相連接，就可以構(gòu)成一個單片機最小應用系統(tǒng)電路。當單片機I/O口輸出低電平時，發(fā)光二極管就亮；而輸出高電平時，發(fā)光二極管就不亮；圖1.4.28路發(fā)光二極管顯示電路

任務4單片機應用系統(tǒng)的設計第三十三頁，共六十三頁，編輯于2023年，星期日按鍵是單片機的輸入電路，通過按鍵操作實現(xiàn)對單片機的工作進行控制。按鍵有按下和未按下之分，單片機通過定義按鍵的功能，判斷和檢測鍵是否按下來，以便決定單片機執(zhí)行哪一段程序，完成哪一個特定功能。按鍵電路如圖1.4.3所示，（a）獨立式按鍵電路，（b）矩陣式按鍵電路。只要將單片機最小系統(tǒng)中的任意一個I/O口與之相連接，就可以構(gòu)成一個單片機按鍵輸入電路。對于獨立式按鍵電路來說，當某個按鍵按下時，對應的單片機I/O口線為低電平，反之為高電平時。2.實現(xiàn)輸入控制的按鍵電路任務4單片機應用系統(tǒng)的設計第三十四頁，共六十三頁，編輯于2023年，星期日任務4單片機應用系統(tǒng)的設計（a）獨立式按鍵電路（b）矩陣式按鍵電路圖1.4.3按鍵電路第三十五頁，共六十三頁，編輯于2023年，星期日任務4單片機應用系統(tǒng)的設計

單片機與數(shù)碼管連接的電路有兩種，一種是靜態(tài)顯示方式，一種是動態(tài)顯示方式；在靜態(tài)顯示中，數(shù)碼管的每段LED需要占用一條端口線實現(xiàn)顯示控制。由于單片機端口的引腳有限，在數(shù)碼管較多時不宜采用靜態(tài)顯示方式，常采用動態(tài)顯示控制方式來連接電路。如圖1.4.4所示，采用4位數(shù)碼管顯示的電路，通過段碼和位選碼來與單片機最小系統(tǒng)進行連接。3．實現(xiàn)數(shù)字顯示的數(shù)碼管輸出電路第三十六頁，共六十三頁，編輯于2023年，星期日任務4單片機應用系統(tǒng)的設計圖1.4.44位數(shù)碼管顯示電路圖1.4.5聲光報警電路第三十七頁，共六十三頁，編輯于2023年，星期日任務4單片機應用系統(tǒng)的設計4．實現(xiàn)聲光報警的輸出電路聲光報警電路如圖1.4.5所示，當單片機的P3.7輸出低電平，QB導通，二極管DB1點亮，蜂鳴器發(fā)出報警聲。除上述電路外，還有相關的外圍硬件電路，在此不一一介紹了，放在相應的項目或任務中講解。對于單片機應用系統(tǒng)而言，要想完成一個特定的工作任務，光設計好硬件電路還不行，還必須根據(jù)功能要求設計相應的控制軟件，這樣才能使電路按照設計要求自動地進行工作。對單片機應用技術而言，除要應用到硬件知識，還要應用到相關的軟件設計知識。因此，單片機應用系統(tǒng)的開發(fā)和應用是硬件設計和軟件設計的結(jié)合。第三十八頁，共六十三頁，編輯于2023年，星期日

知識鏈接

1.1如何讓單片機工作起來把需單片機完成的任務編成程序裝入單片機芯片中，給單片機應用系統(tǒng)加電（有的需其它電路），單片機就會自動工作起來。1.2單片機的工作過程單片機的工作過程實質(zhì)上是執(zhí)行用戶編制程序的過程，一般程序的機器碼都已固化到存儲器中，因此開機復位后，就可以執(zhí)行指令。執(zhí)行指令又是取指令和執(zhí)行指令的周而復始的過程。單片機通過PC控制下，一條條的從程序存儲器中讀取指令（至于如何把程序存到存儲器中，我們可以利用相應工具實現(xiàn)的），然后執(zhí)行該指令就可以實現(xiàn)，相應的控制功能。程序開發(fā)的過程就是：把用戶要求——轉(zhuǎn)化為指令（程序語句）——存放到程序存儲器——在單片機CPU控制下——取指令——執(zhí)行指令——實現(xiàn)相應功能。必須明白我們的角色就是主要是完成第一步，就是要進行程序的編制，使單片機按照我們的要求工作，而剩余的工作是由單片機自動完成的。第三十九頁，共六十三頁，編輯于2023年，星期日1.3如何進行單片機應用系統(tǒng)的開發(fā)分析任務（即明確設計任務具體是什么）---方案選擇（根據(jù)設計任務選擇一組最適合的電路方案）——硬件電路設計——軟件程序設計——調(diào)試程序——單片機應用系統(tǒng)的調(diào)試、測試。具體如下：1.3.1總體設計1．明確設計任務認真進行目標分析，根據(jù)應用場合、工作環(huán)境、具體用途，考慮系統(tǒng)的可靠性、通用性、可維護性、先進性，以及成本等，提出合理的、詳盡的功能技術指標。2．器件選擇（1）單片機選擇主要從性能指標如字長、主頻、尋址能力、指令系統(tǒng)、內(nèi)部寄存器狀況、存儲器容量、有無A/D、D/A通道、功耗、價能比等方面進行選擇。對于一般的測控系統(tǒng)，選擇8位機即能滿足要求。

知識鏈接

第四十頁，共六十三頁，編輯于2023年，星期日（2）外圍器件的選擇外圍器件應符合系統(tǒng)的精度、速度和可靠性、功耗、抗干擾等方面的要求。應考慮功耗、電壓、溫度、價格、封裝形式等其他方面的指標，應盡可能選擇標準化、模塊化、功能強、集成度高的典型電路。3．總體設計總體設計就是根據(jù)設計任務、指標要求和給定條件，設計出符合現(xiàn)場條件的軟、硬件方案。并進行方案優(yōu)化。應劃分硬件、軟件任務，畫出系統(tǒng)結(jié)構(gòu)框圖。要合理分配系統(tǒng)內(nèi)部的硬件、軟件資源。包括以下幾個方面：（1）從系統(tǒng)功能需求出發(fā)設計功能模塊。包括顯示器、鍵盤、數(shù)據(jù)采集、檢測、通信、控制、驅(qū)動、供電方式等（2）從系統(tǒng)應用需求分配元器件資源。包括定時器/計數(shù)器、中斷系統(tǒng)、串行口、I/O接口、A/D、D/A、信號調(diào)理、時鐘發(fā)生器等。（3）從開發(fā)條件與市場情況出發(fā)選擇元器件。包括仿真器、編程器、元器件、語言、程序設計的簡易等。

知識鏈接

第四十一頁，共六十三頁，編輯于2023年，星期日（4）從系統(tǒng)可靠性需求確定系統(tǒng)設計工藝。包括去耦、光隔、屏蔽、印制板、低功耗、散熱、傳輸距離/速度、節(jié)電方式、掉電保護、軟件措施等。1.3.2硬件設計由總體設計所給出的硬件框圖所規(guī)定的硬件功能，在確定單片機類型的基礎上進行硬件設計、實驗。進行必要的工藝結(jié)構(gòu)設計，制作出印刷電路板，組裝后即完成了硬件設計。一個單片機應用系統(tǒng)的硬件設計包含系統(tǒng)擴展和系統(tǒng)的配置（按照系統(tǒng)功能要求配置外圍設備）兩部分。1．硬件電路設計的一般原則（1）采用新技術，注意通用性，選擇典型電路。（2）向片上系統(tǒng)（SOC）方向發(fā)展。擴展接口盡可能采用PSD等器件。（3）注重標準化、模塊化。（4）滿足應用系統(tǒng)的功能要求，并留有適當余地，以便進行二次開發(fā)。（5）工藝設計時要考慮安裝、調(diào)試、維修的方便。

知識鏈接

第四十二頁，共六十三頁，編輯于2023年，星期日2．硬件電路各模塊設計的原則

單片機應用系統(tǒng)的一般結(jié)構(gòu)如圖1.4.6所示。圖圖

1.4.6單片機應用系統(tǒng)的一般結(jié)構(gòu)

知識鏈接

第四十三頁，共六十三頁，編輯于2023年，星期日各模塊電路設計時應考慮以下幾個方面：（1）存儲器擴展：類型、容量、速度和接口，盡量減少芯片的數(shù)量。（2）I/O接口的擴展：體積、價格、負載能力、功能，合適的地址譯碼方法。（3）輸入通道的設計：開關量（接口形式、電壓等級、隔離方式、擴展接口等），模擬輸入通道（信號檢測、信號傳輸、隔離、信號處理、A/D、擴展接口、速度、精度和價格等）。（4）輸出通道的設計：開關量（功率、控制方式等），模擬量輸出通道（輸出信號的形式、D/A、隔離方式、擴展接口等）（5）人機界面的設計：鍵盤、開關、撥碼盤、啟/停操作、復位、顯示器、打印、指示、報警、擴展接口等。（6）通信電路的設計：根據(jù)需要選擇RS-232C、RS-485、紅外收發(fā)等通信標準。（7）印刷電路板的設計與制作：專業(yè)設計軟件（Protel，OrCAD等）、設計、專業(yè)化制作廠家、安裝元件、調(diào)試等。

知識鏈接

第四十四頁，共六十三頁，編輯于2023年，星期日（8）負載容限：總線驅(qū)動。（9）信號邏輯電平兼容性：電平兼容和轉(zhuǎn)換。（10）電源系統(tǒng)的配置：電源的組數(shù)、輸出功率、抗干擾。（11）抗干擾的實施：芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等。1.3.3軟件設計軟件設計流程圖如圖1.4.7所示。可分為以下幾個方面。1．總體規(guī)劃結(jié)合硬件結(jié)構(gòu)，明確軟件任務，確定具體實施的方法，合理分配資源。定義輸入/輸出、確定信息交換的方式（數(shù)據(jù)速率、數(shù)據(jù)格式、校驗方法、狀態(tài)信號等）、時間要求，檢查與糾正錯誤。

知識鏈接

第四十五頁，共六十三頁，編輯于2023年，星期日2．程序設計技術軟件結(jié)構(gòu)實現(xiàn)結(jié)構(gòu)化，各功能程序?qū)嵭心K化、子程序化。一般有以下兩種設計方法：（1）模塊程序設計：優(yōu)點是單個功能明確的程序模塊的設計和調(diào)試比較方便，容易完成，一個模塊可以為多個程序所共享。其缺點是各個模塊的連接有時有一定難度。如圖1.4.7軟件設計流程圖

知識鏈接

第四十六頁，共六十三頁，編輯于2023年，星期日（2）自頂向下的程序設計：優(yōu)點是比較符合于人們的日常思維，設計、調(diào)試和連接同時按一個線索進行，程序錯誤可以較早的發(fā)現(xiàn)。缺點是上一級的程序錯誤將對整個程序產(chǎn)生影響，一處修改可能引起對整個程序的全面修改。3．程序設計（1）建立數(shù)學模型：描述出各輸入變量和各輸出變量之間的數(shù)學關系。（2）繪制程序流程圖：以簡明直觀的方式對任務進行描述。（3）程序的編制：選擇語數(shù)據(jù)結(jié)構(gòu)、控制算法、存儲空間分配，系統(tǒng)硬件資源的合理分配與使用，子程序的入/出口參數(shù)的設置與傳遞。4．軟件裝配各程序模塊編輯之后，需進行匯編或編譯、調(diào)試，當滿足設計要求后，將各程序模塊按照軟件結(jié)構(gòu)設計的要求連接起來，即為軟件裝配。在軟件裝配時，應注意軟件接口。

知識鏈接

第四十七頁，共六十三頁，編輯于2023年，星期日1.3.4可靠性設計可靠性，通常是指在規(guī)定的條件（環(huán)境條件如溫度、濕度、振動，供電條件等）下，在規(guī)定的時間內(nèi)（平均無故障時間）完成規(guī)定功能的能力。提高單片機本身的可靠性措施：降低外時鐘頻率，采用時鐘監(jiān)測電路與看門狗技術、低電壓復位、EFT抗干擾技術、指令設計上的軟件抗干擾等幾方面。單片機應用系統(tǒng)的主要干擾渠道：空間干擾、過程通道干擾、供電系統(tǒng)干擾。應用于工業(yè)生產(chǎn)過程中的單片機應用系統(tǒng)中，應重點防止供電系統(tǒng)與過程通道的干擾。

知識鏈接

第四十八頁，共六十三頁，編輯于2023年，星期日1．供電系統(tǒng)干擾與抑制干擾源：電源及輸電線路的內(nèi)阻、分布電容和電感等?？垢蓴_措施：采用交流穩(wěn)壓器、電源低通濾波器、帶屏蔽層的隔離變壓器、獨立的（或?qū)I(yè)的）直流穩(wěn)壓模塊，交流引線應盡量短，主要集成芯片的電源采用去耦電路，增大輸入/輸出濾波電容等措施。2．過程通道的干擾與抑制干擾源：長線傳輸。單片機應用系統(tǒng)中，從現(xiàn)場信號輸出的開關信號或從傳感器輸出的微弱模擬信號，經(jīng)傳輸線送入單片機，信號在傳輸線上傳輸時，會產(chǎn)生延時、畸變、衰減及通道干擾?？垢蓴_措施：（1）采用隔離技術：光電隔離、變壓器隔離、繼電器隔離和布線隔離等。典型的信號隔離是光電隔離。其優(yōu)點是能有效地抑制尖峰脈沖及各種噪聲干擾，從而使過程通道上的信噪比大大提高。（2）采用屏蔽措施：金屬盒罩、金屬網(wǎng)狀屏蔽線。但金屬屏蔽本身必須接真正的地（保護地）。（3）采用雙絞線傳輸：雙絞線能使各個小環(huán)路的電磁感應干抗相互抵消。其特點是波阻抗高、抗共模噪聲能力強，但頻帶較差。

知識鏈接

第四十九頁，共六十三頁，編輯于2023年，星期日

（4）采用長線傳輸?shù)淖杩蛊ヅ洌河兴姆N形式，如圖1.4.8所示圖1.4.8長線傳輸?shù)淖杩蛊ヅ?/p>

知識鏈接

第五十頁，共六十三頁，編輯于2023年，星期日①終端并聯(lián)阻抗匹配：如圖1.4.8（a）所示，RP=R1//R2，其特點是終端阻值低，降低了高電平的抗干擾能力。②始端串聯(lián)匹配：如圖1.4.8（b）所示，匹配電阻R的取值為RP與A門輸出低電平的輸出阻抗ROUT（約20）之差值，其特點是終端的低電平抬高，降低了低電平的抗干擾能力。③終端并聯(lián)隔直流匹配：如圖1.4.8（c）所示，R=Rp，其特點是增加了對高電平的抗干擾能力。④終端接鉗位二極管匹配：如圖1.4.8（d）所示，利用二極管D把B門輸入端低電平鉗位在0.3V以下。其特點是減少波的反射和振蕩，提高動態(tài)抗干擾能力。注意：長線傳輸時，用電流傳輸代替電壓傳輸，可獲得較好的抗干擾能力。3．其他硬件抗干擾措施

知識鏈接

第五十一頁，共六十三頁，編輯于2023年，星期日（3）機械觸點，接觸器、可控硅的噪聲抑制①開關、按鈕、繼電器觸點等在操作時應采取去抖處理。②在輸入/輸出通道中使用接觸器、繼電器時，應在線圈兩端并接噪聲抑制器，繼電器線圈處要加裝放電二極管。③可控硅兩端并接RC抑制電路，可減小可控硅產(chǎn)生的噪聲。（4）印刷電路板（PCB）設計中的抗干擾問題合理選擇PCB板的層數(shù)，大小要適中，布局、分區(qū)應合理，把相互有關的元件盡量放得靠近一些。印刷導線的布設應盡量短而寬，盡量減少回路環(huán)的面積，以降低感應噪聲。導線的布局應當是均勻的、分開的平行直線，以得到一條具有均勻波阻抗的傳輸通路。應盡可能地減少過孔的數(shù)量。在PCB板的各個關鍵部位應配置去耦電容。要將強、弱電路嚴格分開，盡量不要把它們設計在一塊印刷電路板上。電源線的走向應盡量與數(shù)據(jù)傳遞方向一致，電源線、地線應盡量加粗，以減小阻抗

知識鏈接

第五十二頁，共六十三頁，編輯于2023年，星期日（5）地線設計地線結(jié)構(gòu)大致有保護地、系統(tǒng)地、機殼地（屏蔽地）、數(shù)字地、模擬地等。在設計時，數(shù)字地和模擬地要分開，分別與電源端地線相連；屏蔽線根據(jù)工作頻率可采用單點接地或多點接地；保護地的接地是指接大地。不能把接地線與動力線的零線混淆。此外，應提高元器件的可靠性，注意各電路之間的電平匹配，總線驅(qū)動能力要符合要求，單片機的空閑端要接地或接電源，或者定義成輸出。室外使用的單片機系統(tǒng)或從室外架空引入室內(nèi)的電源線、信號線，要防止雷擊，常用的防雷擊器件有：氣體放電管，TVS（瞬態(tài)電壓抑制器）等。

知識鏈接

第五十三頁，共六十三頁，編輯于2023年，星期日4．軟件的抗干擾設計常用的軟件抗干擾技術有軟件陷阱、時間冗余、指令冗余、空間冗余、容錯技術、設置特征標志和軟件數(shù)字濾波等（1）實時數(shù)據(jù)采集系統(tǒng)的軟件抗干擾采用軟件數(shù)字濾波。常用的方法有以下幾種：①算術平均值法：對一點數(shù)據(jù)連續(xù)采樣多次（可取3～5次），以平均值作為該點的采樣結(jié)果。這種方法可以減少系統(tǒng)的隨機干擾對采集結(jié)果的影響。②比較舍取法：對每個采樣點連續(xù)采樣幾次，根據(jù)所采樣數(shù)據(jù)的變化規(guī)律，確定取舍辦法來剔除偏差數(shù)據(jù)。例如，“采三取二”，即對每個采樣點連續(xù)采樣三次，取兩次相同數(shù)據(jù)作為采樣結(jié)果。③中值法：對一個采樣點連續(xù)采集多個信號，并對這些采樣值進行比較，取中值作為該點的采樣結(jié)果。

知識鏈接

第五十四頁，共六十三頁，編輯于2023年，星期日（1）對信號整形可采用斯密特電路整形。（2）組件空閑輸入端的處理

組件空閑輸入端的處理方法如圖1.4.9所示。其中，圖（a）所示的方法最簡單，但增加了前級門的負擔。圖（b）所示的方法適用于慢速、多干擾的場合。圖（c）利用印刷電路板上多余的反相器，讓其輸入端接地，使其輸出去控制工作門不用的輸入端。圖1.4.9組件空閑輸入端的處理方法

知識鏈接

第五十五頁，共六十三頁，編輯于2023年，星期日④一階遞推數(shù)字濾波法：利用軟件完成RC低通濾波器的算法。其公式為：Yn=QXn+（1－Q）Yn－1其中：Q——數(shù)字濾波器時間常數(shù)；

Xn——第n次采樣時的濾波器的輸入；

Yn－1——第n－1次采樣時的濾波器的輸出。

Yn——第n次采樣時的濾波器的輸出。注意：選取何種方法必須根據(jù)信號的變化規(guī)律予以確定。（2）開關量控制系統(tǒng)的軟件抗干擾可采取軟件冗余、設置當前輸出狀態(tài)寄存單元、設置自檢程序等軟件抗干擾措施。

知識鏈接

第五十六頁，共六十三頁，編輯于2023年，星期日5．程序運行失常的軟件對策程序運行失常：當系統(tǒng)受到干擾侵害，致使程序計數(shù)器PC值改變，造成程序的無序運行，甚至進入死循環(huán)。程序運行失常的軟件對策：發(fā)現(xiàn)失常狀態(tài)后，及時引導系統(tǒng)恢復原始狀態(tài)?？刹捎靡韵路椒ǎ撼绦虮O(jiān)視定時器（WatchDogTimer，WDT）技術