常用芯片匯總

常用芯片匯總第一頁，共四十一頁，編輯于2023年，星期日DAC0800引腳及應(yīng)用DAC0800第二頁，共四十一頁，編輯于2023年，星期日DAC0832引腳第三頁，共四十一頁，編輯于2023年，星期日AD0809典型連接第四頁，共四十一頁，編輯于2023年，星期日第五頁，共四十一頁，編輯于2023年，星期日第六頁，共四十一頁，編輯于2023年，星期日典型應(yīng)用第七頁，共四十一頁，編輯于2023年，星期日第八頁，共四十一頁，編輯于2023年，星期日第九頁，共四十一頁，編輯于2023年，星期日第十頁，共四十一頁，編輯于2023年，星期日第十一頁，共四十一頁，編輯于2023年，星期日第十二頁，共四十一頁，編輯于2023年，星期日第十三頁，共四十一頁，編輯于2023年，星期日ISO100的外形采用18腳DIP封裝，有AP、BP、CP三種系列.其管腳排列請見圖3-4。第十四頁，共四十一頁，編輯于2023年，星期日TI產(chǎn)品介紹第十五頁，共四十一頁，編輯于2023年，星期日OPA300介紹OPA300引腳介紹第十六頁，共四十一頁，編輯于2023年，星期日OPA300單電源應(yīng)用特點第十七頁，共四十一頁，編輯于2023年，星期日OPA227OPA228引腳說明(雙列直插)第十八頁，共四十一頁，編輯于2023年，星期日OPA4227OPA4228引腳圖第十九頁，共四十一頁，編輯于2023年，星期日OPA227OPA228基本連接第二十頁，共四十一頁，編輯于2023年，星期日OPA335引腳圖第二十一頁，共四十一頁，編輯于2023年，星期日OPA335典型應(yīng)用第二十二頁，共四十一頁，編輯于2023年，星期日OPA365引腳圖第二十三頁，共四十一頁，編輯于2023年，星期日VCA822引腳圖第二十四頁，共四十一頁，編輯于2023年，星期日VCA822典型連接圖第二十五頁，共四十一頁，編輯于2023年，星期日OPA658引腳圖第二十六頁，共四十一頁，編輯于2023年，星期日OPA658典型應(yīng)用第二十七頁，共四十一頁，編輯于2023年，星期日OPA2832引腳圖第二十八頁，共四十一頁，編輯于2023年，星期日OPA2832應(yīng)用第二十九頁，共四十一頁，編輯于2023年，星期日摘取第三十頁，共四十一頁，編輯于2023年，星期日引腳功能引腳功能20，21模擬地14，15，18模擬電源19模擬輸入11，13數(shù)字電源12時鐘23基準(zhǔn)電壓輸入(低端)2，24數(shù)字地22基準(zhǔn)電壓(低端)3～10數(shù)據(jù)輸出17基準(zhǔn)電壓輸入(高端)1輸出使能16基準(zhǔn)電壓(高端)二.幾種新型A/D芯片介紹1.TLC5510分辨率：8位、采樣速率：20Msps單電源+5V工作數(shù)據(jù)轉(zhuǎn)換時間：2.5個時鐘輸入模擬電壓滿度值：2V第三十一頁，共四十一頁，編輯于2023年，星期日2.ADS7825分辨率：16位(4通道)采樣速率：25μs單電源+5V工作輸入模擬電壓滿度值：-10V～+10V二.幾種新型A/D芯片介紹第三十二頁，共四十一頁，編輯于2023年，星期日第三十三頁，共四十一頁，編輯于2023年，星期日第三十四頁，共四十一頁，編輯于2023年，星期日模擬量與數(shù)字量間的線性偏差，ε/⊿表示三.D/A轉(zhuǎn)換器主要性能參數(shù)1.分辨率輸入數(shù)字量的最低有效位LSB變化1時，所引起輸出電壓的變化稱為分辨率，即2.建立時間輸入數(shù)字量到輸出模擬電壓變化的延遲時間3.線性度第三十五頁，共四十一頁，編輯于2023年，星期日四.幾種D/A芯片介紹1.DAC08008位、高速、電流輸出數(shù)據(jù)建立時間為100ns量化誤差±1LSB工作電壓范圍(-18V～+18V)可直接與TTL、CMOS等連接輸出電壓與數(shù)字量的關(guān)系為引腳功能引腳功能1門限控制端一般接地14、15正、負參考電壓端4、2電流輸出引腳5～128位數(shù)字量13、3正、負電源16補償端，接電容到地第三十六頁，共四十一頁，編輯于2023年，星期日四.幾種D/A芯片介紹2.DAC0800典型應(yīng)用第三十七頁，共四十一頁，編輯于2023年，星期日四.幾種D/A芯片介紹3.AD75688個12位D/A單電源+5V工作符號功能符號功能VDD

+5V電源SDIN串行數(shù)據(jù)輸入,由16位控制字決定時序DGND數(shù)字地AGND模擬地A0地址引腳VREFA-VREFH參考電壓輸入LDAC低電平更新鎖存器內(nèi)容RFBA-RFBH

反饋電阻引腳CLR低電平寄存清零IOUTA-IOUTH電流輸出端SDOUT寄存器輸出CLKIN時鐘下降沿有效FSIN寄存器使能端第三十八頁，共四十一頁，編輯于2023年，星期日四.幾種D/A芯片介紹AD7568時序關(guān)系第三十九頁，共四十一頁，編輯于2023年，星期日四.幾