第6章中央處理部件CPU

第六章

中央處理單元

CenterProcessingUnit

CPU1計算機組成計算機系統(tǒng)主要由計算機主機/各種I/O外設(shè)/系統(tǒng)軟件組成;計算機主機則主要由處理器/主存/總線與各種接口組成;采用LSI集成于一個電子芯片內(nèi)的處理器叫做微處理器;主機可有多個微處理器/運行系統(tǒng)軟件;并行處理計算機的CPU可由多個處理器組成。26.1CPU內(nèi)部的組成中央處理器簡稱CPU，是計算機系統(tǒng)的核心。主要功能：程序的執(zhí)行（指令控制），信息的處理（數(shù)據(jù)加工），操作控制，時間控制，I/O設(shè)備的控制。組成：運算器，寄存器，控制器，時鐘電路，（某些CPU中還包括一定容量的ROM、RAM存儲器）3通用寄存器組運算寄存器ALU標(biāo)志寄存器執(zhí)行控制電路指令隊列緩沖器IO控制電路4個段寄存器1個IP寄存器內(nèi)部寄存器外圍總線中央處理器的基本結(jié)構(gòu)與組成4運算器是加工處理數(shù)據(jù)的功能部件。運算器主要由下列部件組成：算術(shù)邏輯單元（ALU）完成二進制信息的定點算術(shù)運算，邏輯運算，移位操作通用寄存器和狀態(tài)標(biāo)志寄存器存放數(shù)據(jù)，運算的中間、最后結(jié)果，各種狀態(tài)標(biāo)志有的CPU中包含浮點處理單元算術(shù)邏輯單元和通用寄存器的位數(shù)決定了CPU的字長。5Register）寄存器：是CPU中的重要組成部分，是CPU內(nèi)部的臨時存儲單元。存放內(nèi)容：數(shù)據(jù)、地址、控制信息、CPU的工作狀態(tài)信息。寄存器增加可以提高CPU運行速度。分類：數(shù)據(jù)寄存器、地址寄存器、標(biāo)志狀態(tài)寄存器、控制寄存器和一些其它作用的寄存器。但總體可分為通用寄存器和專用寄存器兩大類。6一、通用寄存器組——在運算中存儲數(shù)據(jù)與地址

累加寄存器AX（Accumulator） 低位累加器AL（LowwordAccumulator） 變址寄存器XR（IndexRegister） 基址寄存器BR（BaseRegister） 標(biāo)志寄存器FR（FlagRegister）

以Intel80486為例(32位)，其通用寄存器有：

EAX,EBX,ECX,EDX,EBP,ESP,ESI,EDI(早期16位機器為AX,BX,CX,DX,BP,SP,SI,DI) CS，DS，ES，SS，F(xiàn)S，GS(早期16位機器只有前4個）7狀態(tài)標(biāo)志寄存器（FlagRegister）

——用于存放ALU工作時產(chǎn)生的狀態(tài)信息

VDITSZAP

C1514131211109876543210進位標(biāo)志位奇偶標(biāo)志位輔助進位位零標(biāo)志位結(jié)果符號位單步標(biāo)志位中斷允許位方向標(biāo)志位溢出標(biāo)志位狀態(tài)標(biāo)志寄存器也叫標(biāo)志寄存器。每一位單獨使用，稱為標(biāo)志位。它反映了ALU當(dāng)前的工作狀態(tài)或條件轉(zhuǎn)移指令的轉(zhuǎn)移條件。具體常用如下：二、專用寄存器——保存系統(tǒng)運行必需的重要數(shù)據(jù)8指令寄存器IR（InstructionRegister）

——用于存放將要執(zhí)行的指令。指令指針寄存器IP，又稱指令計數(shù)器。

——用于產(chǎn)生和存放下條待取指令的地址。堆棧指針寄存器SP——指示堆棧棧頂?shù)牡刂?。變址寄存?/p>

——變址尋址中存放基礎(chǔ)地址的寄存器，如XI、DI段地址寄存器

——計算機內(nèi)存大時多把內(nèi)存存儲空間分成段(例如64KB)來管理，使用時以段為單位進行分配。段地址寄存器即是在段式管理中用來存放段地址的寄存器。9三、其他寄存器

——根據(jù)CPU結(jié)構(gòu)特點而設(shè)置的專用寄存器。Intel80486設(shè)有下列專用寄存器：機器狀態(tài)字寄存器MSW描述符寄存器——存儲管理。測試寄存器——用于存儲管理?？刂萍拇嫫鳕C虛地址方式、實地值方式選擇調(diào)試寄存器——用于程序調(diào)試。106.2控制器的組成一、控制器的組成控制器是指揮與控制整臺計算機各功能部件協(xié)同工作、自動執(zhí)行計算機程序的部件。它把運算器和存儲器以及I/O設(shè)備組成一個有機的系統(tǒng)?？刂破鞯淖饔檬强刂瞥绦颍粗噶睿┑挠行驁?zhí)行?；竟δ埽喝≈噶?、分析解釋指令、執(zhí)行指令（包括控制程序和數(shù)據(jù)的輸入輸出、以及對異常情況和特殊請求的處理）組成：一般由指令指針寄存器IP、指令寄存器IR、指令譯碼器ID、控制邏輯電路和時鐘控制電路等組成.11

通用寄存器GRALUDRAR12二 、指令執(zhí)行過程舉例1）一條加法指令的執(zhí)行過程：①從存儲器取指令，送人指令寄存器，并進行操作碼譯碼。程序計數(shù)器加1，為下一條指令作好準(zhǔn)備?？刂破靼l(fā)出的控制信號PCAB，W／R=0，M/IO=1；DBIR；PC＋l。②計算數(shù)據(jù)地址，將計算得到的有效地址送地址寄存器AR。其中rs1標(biāo)志通用寄存器地址、GR表示通用寄存器、disp表示位移量。控制器發(fā)出的控制信號:rs1GR，（rs1）ALU，dispALU;“十”；ALUAR（有效地址送地址寄存器）。③到存儲器取數(shù)?？刂破靼l(fā)出的控制信號ARAB,W／R=0，M/IO=1;DBDR。（將地址寄存器內(nèi)容送地址總線，同時發(fā)訪存讀命令，存儲器讀出數(shù)據(jù)送數(shù)據(jù)總線后，打人數(shù)據(jù)寄存器）。13

④進行加法運算，結(jié)果送寄存器，并根據(jù)運算結(jié)果置狀態(tài)位N（負(fù)數(shù)），Z（零），V（溢出）。C（進位）。

控制器送出的控制信號rs→GR,（rs）→ALU，DR→ALU（兩個源操作數(shù)送ALU）；‘十’（ALU進行加法運算）;rd→GR;ALU→rd。置N、Z，V、C（結(jié)果送寄存器，并置狀態(tài)位）。以上操作需要四個機器周期機器周期：完成一種機器操作所需要的時間，以時鐘周期為單位。指令周期：完成一條指令所需要的時間，以機器周期為單位。本指令為四個機器周期14（2）條件轉(zhuǎn)移指令的執(zhí)行過程指令功能根據(jù)N，Z，V，C的狀態(tài)，決定是否轉(zhuǎn)換。如轉(zhuǎn)移條件成立則轉(zhuǎn)移到本條指令所指定的地址，否則順序執(zhí)行下一條指令。本條指令完成以下操作①從存儲器取指令，送人指令寄存器并進行操作碼譯碼。程序計數(shù)器加1，如不轉(zhuǎn)移，即為下一條要執(zhí)行的指令地址。本操作對所有指令都是相同的。②如轉(zhuǎn)移條件成立，根據(jù)指令規(guī)定的尋址方式計算有效地址，轉(zhuǎn)移指令經(jīng)常采用相對尋址方式。此時轉(zhuǎn)移地址=PC＋diSP。此處PC是指本條指令的地址，而在上一機器周期已執(zhí)行pc+1操作，因此計算時應(yīng)取原pc值，或?qū)\算進行適當(dāng)修正。最后將轉(zhuǎn)移地址送pc。

本條指令只需要兩個機器同期，如轉(zhuǎn)移條件成立，在第二機器周期增加一個ALU→PC信號；另外如為相對轉(zhuǎn)移，則用PCALU信號取代加法指令第2周期中的（rs1）→ALU信號,其他信號與加法指令的前兩個機器周期中的信號相同。156.3微程序控制計算機的基本工作原理

在計算機中，一條指令的功能是通過按一定次序執(zhí)行一系列基本操作完成的，這些基本操作稱為微操作，又稱微命令。如取指令、計算地址、取數(shù)、加法運算完成，每一步實現(xiàn)若干個微操作、下面先介紹幾個名同。微指令：在微程序控制的計算機中，將由同時發(fā)出的控制信號所執(zhí)行的一組微操作稱為微指令。一條指令由若干條微指令組成，一條微指令由由若干條微命令組成。微程序：計算機每條指令的功能均由微指令序列解釋完成，這些微指令序列的集合就叫做微程序?？刂拼鎯ζ鳎何⒊绦蚴谴娣旁诖鎯ζ髦械模捎谠摯鎯ζ髦饕娣趴刂泼睿ㄐ盘枺┡c下一條執(zhí)行的微指令地址（簡稱為下址），所以被叫做控制存儲器。一般計算機指令系統(tǒng)是固定的，所以實現(xiàn)指令系統(tǒng)的微程序也是固定的，于是控制存儲器可以用只讀存儲器實現(xiàn)。又由于機器內(nèi)控制信號數(shù)量比較多，再加上決定下址的地址碼有一定寬度，所以控制存儲器的字長比機器字長要長得多。執(zhí)行一條指令實際上就是執(zhí)行一段存放在控制存儲器中的微程序。

16

2.微程序控制器微程序控制器的基本工作原理如下當(dāng)指令取人IR中以后，根據(jù)操作碼進行譯碼，得到相應(yīng)指令的第一條微指令的地址、在圖610中當(dāng)執(zhí)行加法指令時譯碼得到的地址為1001，當(dāng)執(zhí)行減法指令時，譯碼得到的地址為1004,…，當(dāng)執(zhí)行條件轉(zhuǎn)移指令時，譯碼得到的地址為1100之后，都由微指令的下址字段指出下一條微指令的地址。指令譯碼部件可用只讀存儲器組成，將操作碼作為只讀存儲器的輸人地址，該單元的內(nèi)容即為相應(yīng)的微指令在控制存儲器中的地址根據(jù)此地址從控制存儲器取出微指令并將它存放在微指令寄存器中。微指令分成兩部分，產(chǎn)生控制信號的部分一般稱為控制字段，產(chǎn)生下址的部分稱為下址字段。控制字段各位的輸出通過連接線直接與受控制的門相連，于是就提供了在本節(jié)所提出的控制信號。17微程序控制器簡框圖IR形成本條指令的微程序入口地址

微指令寄存器微操作地址碼指令譯碼控制存儲器控制字段下一條地址183、時鐘控制電路

——為每條指令按時間順序執(zhí)行提供基準(zhǔn)信號

時鐘控制電路由時鐘脈沖發(fā)生器(石英晶體振蕩器)和啟停控制電路組成。石英晶體振蕩器產(chǎn)生一定頻率的時鐘脈沖信號，作為整個機器的時間基準(zhǔn)源。主頻稱為主機振蕩頻率，具體分為CPU內(nèi)部頻率和外部頻率（總線頻率），它的高低取決于這臺計算機的CPU的適應(yīng)能力。時鐘周期：主頻的倒數(shù),表示相鄰脈沖的時間間隔，通常稱為節(jié)拍脈沖或T周期。它是處理操作的最基本單位。指令周期：取出并執(zhí)行一條指令所需要的時間。機器周期：將指令周期劃分成幾個時間段，每個階段稱為一個機器周期，也稱為CPU周期。三級時序舉例： 時鐘周期≤機器周期≤指令周期196.4微程序設(shè)計技術(shù)在實際進行微程序設(shè)計時還應(yīng)關(guān)心下面三個問題:如何縮短微指令字長；如何減少微程序長度；如何提高微程序的執(zhí)行速度。這就是在本節(jié)所要討論的微程序設(shè)計技術(shù)。

1、控制字段編譯法：（1）直接控制法：在微指令的控制字段中，每一位代表一個微命令，‘1’或‘0”代表打開或關(guān)閉某個控制門。缺點：微命令位數(shù)太多。（2）字段直接編譯法：將一組互斥的微命令通過編譯器來選擇其中的一個微命令起作用。如：3位可控制4~7個微命令20

（3）字段間接編譯法在字段直接編譯法中，還規(guī)定一個字段的某些微命令要兼由另一字段中的某些微命令來解釋。稱為字段間接編譯法。如RD、WR與MREQ或IORQ相組合，形成MEMR或IOR、2、產(chǎn)生后繼微指令地址一般有兩種方法：（1）由指令操作碼譯碼器產(chǎn)生后繼微地址（2）由微指令的下址宇段指出后繼微地址（3）由控制測試字段BCF產(chǎn)生下址3、微指令的分成兩類：水平型微指令和垂直型微指令。（1）水平型微指令：一條微指令中定義并執(zhí)行多個井行操作微命令。用直接控制法、字段編譯法（直接、間接編譯法）產(chǎn)生控制字段。直接控制法最快，字段編譯法要經(jīng)過譯碼所以會增加一些延遲時間。格式如下：控制字段判別測試字段下地址字段21

2.垂直型微指令在微指令中設(shè)置有做操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定做指令的功能，稱為垂直型微指令。其特點是不強調(diào)實現(xiàn)微指令的并行控制功能，通常一條微指令只要求能控制實現(xiàn)一二種操作。這種微指令格式與指令相似每條指令有一個操作碼每條微指令有一個微操作碼。如垂直型微指令格式：1、R-R傳送型微指令

2、訪問主存微指令000

源寄存器編址目標(biāo)寄存器編址

其他010寄存器編址存儲器編址讀寫其他22

水平型微指令與垂直型微指令的比較(1)水平型微指令并行操作能力強，效率高，靈活性強,垂直型微指令則差。在一條垂直型微指令中，一般只能完成一個操作控制一兩個信息傳送道路，因此微指令的并行操作能力低，效率低。（2）水平型微指令執(zhí)行一條指令的時間短,垂直型微指令執(zhí)行時間長。(3)由水平型微指令解釋指令的微程序具有微指令字比較長,但微程序短的特點。垂直型微指令則相反，微指令字比較短而微程序長。（4）水平型微指令用戶難以掌握而垂直型微指令與指令比較相似，相對來說，比較容易掌握。23

6.5硬布線控制的計算機控制器按控制信號的產(chǎn)生可分為類：1）微程序控制器：執(zhí)行微指令產(chǎn)生控制信號2）硬布線控制器：通過邏輯電路產(chǎn)生控制信號的，所以又稱為組合邏輯控制器。相同點：僅控制信號的產(chǎn)生方式不同控制信號的產(chǎn)生，控制器的其他組成部分諸如時鐘、啟停電路、程序汁數(shù)器指令寄存器以及電路配合問題等等，則相同。不同點：1）微程序控制器的控制功能是在存放微程序的控制存儲器，而硬布線控制則由邏輯門組合實現(xiàn)。前者電路比較規(guī)整。易增加或修改指令，只要增加或修改控存內(nèi)容即可。硬布線控制器的控制信號先用邏輯式列出，經(jīng)化簡后用電路實現(xiàn)，因而顯得零亂且復(fù)雜，不易修改。24

2、在性能上微程序控制的速度比硬布線控制的速度低，而硬有線邏輯主要取決于電路延遲，因而在超高速機器中，對影響速度的關(guān)鍵部分例如CPU，往往采用硬布線邏輯。近年來在一些新型計算機結(jié)構(gòu)中，例如在RISC中，一般選用硬布線邏輯。25

6.6控制器的控制方式按形成時序控制信號的方法有：同步控制方式、異步控制方式和聯(lián)合控制方式。1.同步控制方式：指令在執(zhí)行時所需的機器周期和時鐘周期都是固定不變的，稱為同步控制方式。在程序運行時任何指令的執(zhí)行或指令中每個微操作的執(zhí)行都受事先確定的時序信號所控制，每個時序信號的結(jié)束就意味著一個微操作或一條指令已經(jīng)完成,隨即開始執(zhí)行后續(xù)的微操作或自動轉(zhuǎn)向下條指令的運行。2.異步控制方式：當(dāng)控制器發(fā)出進行某一微操作控制信號后，等待執(zhí)行部件完成該操作后發(fā)回的‘回答’信號或結(jié)束信號，再開始新的微操作。即每條指令，每個微操作需要多少時間就占用多少時間。微操作序列沒有固定的周期節(jié)拍和嚴(yán)格的時鐘同步。26

3.聯(lián)合控制方式：同步控制和異步控制相結(jié)合的方式。對不同指令的各個微操作實行大部分統(tǒng)一，小部分區(qū)別對待的方式。即大部分微操作安排在一個固定機器周期中，并在同步時序信號控制下進行；而對那些時間難以確定的微操作則以執(zhí)行部件送回的‘回答’信號作為本次做操作的結(jié)束。

4.人工控制

為了調(diào)機和軟件開發(fā)的需要，在計算機面板或內(nèi)部往往設(shè)置一些開關(guān)或按鍵以進行人工控制。最常見的有reset按鍵、連續(xù)執(zhí)行或單條指令執(zhí)行的轉(zhuǎn)換開關(guān)、符合停機開關(guān)等。276.7流水線工作原理馮·諾依曼型計算機工作原理依序逐條執(zhí)行程序指令，每條指令的各個操作也按順序串行執(zhí)行。例如，加法指令依序分成取指令/指令譯碼/取數(shù)操作/運算處理和寫結(jié)果五個步驟。執(zhí)行過程如下：特點：控制簡單，速度低，機器各部件利用率低。例如，在取指令時譯碼器和運算器等都空閑，而在存結(jié)果時其它部件也在空閑。若能把程序中的多條指令在時間上重疊起來執(zhí)行會否顯著提高機器速度呢？取指1譯碼1取數(shù)1運算1存數(shù)1取指2譯碼2取數(shù)2運算2存數(shù)2…....28指令的重疊執(zhí)行——流水線工作原理五條指令重疊執(zhí)行情況：

T1T2T3T4T5——機器執(zhí)行時間取指1譯碼1取數(shù)1運算1存數(shù)1取指2譯碼2取數(shù)2運算2存數(shù)2取指3譯碼3取數(shù)3運算3存數(shù)3取指4譯碼4取數(shù)4運算4存數(shù)4取指5譯碼5取數(shù)5運算5存數(shù)5

由上可見，若將一條指令的執(zhí)行時間分為五段,每段所用時間為T，則一條指令執(zhí)行時間為5T。系統(tǒng)工作正常后每隔T時間就得到一條指令的處理結(jié)果。平均速度提高了4倍。這種工作方式稱為流水線處理。本例為五級流水線處理方式。并行處理技術(shù)主要由三種形式：時間并行、空間并行（資源重復(fù)）和時間并行+空間并行。29流水線的一些問題解決

流水線把取指與執(zhí)行分開，使取指與執(zhí)行同時進行，減少了取指等待時間，大大提高了CPU的利用率。同時降低了對與之匹配的存儲器的存取速度要求。但流水線處理方式也存在一些困難：數(shù)據(jù)相關(guān)：如果第二條指令的操作數(shù)是前一條指令保存的結(jié)果，那么就出現(xiàn)數(shù)據(jù)相關(guān)。有寫-寫相關(guān)、先讀后寫相關(guān)、先寫后讀數(shù)據(jù)相關(guān)資源相關(guān)：取指與取存操作數(shù)同時發(fā)生控制相關(guān)：條件轉(zhuǎn)移分支指令引起流水線斷流。處理：猜測法，對中斷或故障的處理響應(yīng)：不精確斷點法：處理完流水線中的指令再響應(yīng)；精確斷點法：立即響應(yīng)，精確返回30進入流水線指令：54321出i-3i-2i-1ii+1i+2i+3i+4i+5i+6pp+1p+2p+3p+4

p+5條件轉(zhuǎn)移猜測法處理圖例中斷響應(yīng)說明處理圖例31一條指令在計算機中的執(zhí)行過程指令的流向某處理程序運行時，首先將程序的第一條指令的地址送進指令寄存器中IP；IP中的地址碼通過地址總線送往地址寄存器，IP并自動加一產(chǎn)生下一條指令的地址；地址寄存器中的內(nèi)容送給地址譯碼器，譯出其相應(yīng)地址。CPU并發(fā)存儲器讀命令；地址經(jīng)譯碼從所選的單元中讀出其指令經(jīng)數(shù)據(jù)總線送到數(shù)據(jù)緩沖寄存器中；再將數(shù)據(jù)緩沖寄存器中的內(nèi)容送入指令寄存器IR；IR中的操作碼送到指令譯碼器中進行譯碼，地址碼則提供尋址信息，供尋址部件產(chǎn)生操作數(shù)地址。32若為算邏運算類指令需要由內(nèi)存提供操作數(shù)時，則要根據(jù)操作數(shù)的形式地址提供有效地址。發(fā)

IR（ADDR）AR，ARABUS，RD命令，送到地址總線上的地址經(jīng)譯碼選中相應(yīng)單元讀出操作數(shù)，經(jīng)數(shù)據(jù)總線送到數(shù)據(jù)寄存器中；若為轉(zhuǎn)移類指令，則用指令地址段中的位移量形成后繼指令的地址送往IP；若算邏指令取到的是參與運算的操作數(shù)，則從數(shù)據(jù)緩沖區(qū)送到ALU部件，若取到的是操作數(shù)的地址，則如第1步進行存儲器取數(shù)操作。運算結(jié)果若按規(guī)定存放在累加器則發(fā)ALUAX命令,若要保存在存儲器中，則送往目的操作數(shù)地址單元。

數(shù)據(jù)的流向336.8Intel80X86微處理器舉例Intel公司1978年研制成功時鐘頻率：4.7MHz-10MHz2.9萬個晶體管、91種指令由EU執(zhí)行單元和BIU總線接口單元組成20位地址總線,尋址能力220=1048576=1(MB)16位數(shù)據(jù)總線4個16位通用寄存器：AX,BX,CX,DX,5個16位地址指針寄存器：IP,BP,SP,SI,DI4個16位段界寄存器：CS,DS,SS,ES348088微處理器的基本結(jié)構(gòu)與組成35物理地址019段寄存器0150000指針寄存器015邏輯地址物理地址形成過程尋址方法與堆棧的概念20位地址總線可管理實際物理內(nèi)存1MB，但8086的寄存器都是16位的，因而只能計算16位的邏輯地址。這在計算機中采用硬件方法自動處理。方法如下圖所示：取指令時用CS移位相加；取數(shù)據(jù)時用DS或ES移位相加；堆棧操作時SS與SP相加。

堆棧是一個特殊存儲區(qū)域，棧中每元素一字節(jié)，先存高址，其中數(shù)據(jù)先進后出或后進先出，數(shù)據(jù)進棧時SP-2，出棧時SP+2，棧段最長64KB。362.8086/8088的總線周期CPU完成一次對存儲器或I/O端口訪問所需要的時間8086/8088一個基本總線周期由4個時鐘周期組成,習(xí)慣上稱4個T狀態(tài).分別為T1,T2,T3,T4狀態(tài).T1狀態(tài),CPU往多路復(fù)用總線上發(fā)地址信息T2狀態(tài),CPU從總線上撤銷地址,總線的高4位輸出本總線周期的狀態(tài)信息,低16位高阻態(tài).T3狀態(tài),多路總線的高4位繼續(xù)提供狀態(tài)信息,低16位傳輸數(shù)據(jù).TW狀態(tài),等待狀態(tài),總線上信息與T3狀態(tài)信息相同.此狀態(tài)為配合CPU和外設(shè)數(shù)據(jù)傳輸,外設(shè)通過READY線發(fā)“數(shù)據(jù)未準(zhǔn)備好”,CPU則在T3狀態(tài)后插入TW狀態(tài),外設(shè)通過READY線發(fā)“準(zhǔn)備好”,CPU則脫離TW狀態(tài),進入T4狀態(tài).T4狀態(tài),總線周期結(jié)束.37

2.8086、8088微處理器的工作方式與引腳號38Intel公司1982年推出13.4萬個晶體管，時鐘頻率6MHz~20MHz向下兼容8086，具有8086的基本結(jié)構(gòu)，但增強了存儲管理和保護虛地址結(jié)構(gòu)，可支持多用戶系統(tǒng)具有8086的全部指令，并新增加25種指