存儲器復(fù)雜可編程器件和現(xiàn)場可編程門陣列

存儲器復(fù)雜可編程器件和現(xiàn)場可編程門陣列第1頁，課件共42頁，創(chuàng)作于2023年2月教學(xué)基本要求：掌握半導(dǎo)體存儲器字、位、存儲容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型應(yīng)用。了解存儲器的存儲單元的組成及工作原理。了解CPLD、FPGA的結(jié)構(gòu)及實(shí)現(xiàn)邏輯功能的編程原理。第2頁，課件共42頁，創(chuàng)作于2023年2月概述半導(dǎo)體存貯器能存放大量二值信息的半導(dǎo)體器件?？删幊踢壿嬈骷且环N通用器件，其邏輯功能是由用戶通過對器件的編程來設(shè)定的。它具有集成度高、結(jié)構(gòu)靈活、處理速度快、可靠性高等優(yōu)點(diǎn)。存儲器的主要性能指標(biāo)取快速度——存儲時(shí)間短存儲數(shù)據(jù)量大——存儲容量大第3頁，課件共42頁，創(chuàng)作于2023年2月7.1只讀存儲器7.1.1ROM的定義與基本結(jié)構(gòu)7.1.2兩維譯碼7.1.3可編程ROM7.1.4集成電路ROM7.1.5ROM的讀操作與時(shí)序圖7.1.6ROM的應(yīng)用舉例第4頁，課件共42頁，創(chuàng)作于2023年2月存儲器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(隨機(jī)存取存儲器):在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮鳌４鎯Φ臄?shù)據(jù)必須有電源供應(yīng)才能保存,一旦掉電,數(shù)據(jù)全部丟失。ROM(只讀存儲器)：在正常工作狀態(tài)只能讀出信息。斷電后信息不會丟失，常用于存放固定信息（如程序、常數(shù)等）。固定ROM可編程ROMPROMEPROME2PROMSRAM(StaticRAM)：靜態(tài)RAMDRAM(DynamicRAM)：動(dòng)態(tài)RAM7.1只讀存儲器第5頁，課件共42頁，創(chuàng)作于2023年2月

只讀存儲器，工作時(shí)內(nèi)容只能讀出，不能隨時(shí)寫入，所以稱為只讀存儲器。(Read-OnlyMemory)ROM的分類按寫入情況劃分

固定ROM可編程ROMPROMEPROME2PROM按存貯單元中器件劃分

二極管ROM三極管ROMMOS管ROM7.1.1ROM的定義與基本結(jié)構(gòu)第6頁，課件共42頁，創(chuàng)作于2023年2月存儲矩陣

地址譯碼器地址輸入7.1.1ROM的定義與基本結(jié)構(gòu)數(shù)據(jù)輸出控制信號輸入輸出控制電路地址譯碼器存儲矩陣輸出控制電路第7頁，課件共42頁，創(chuàng)作于2023年2月1）ROM（二極管PROM）結(jié)構(gòu)示意圖存儲矩陣位線字線輸出控制電路M=44地址譯碼器第8頁，課件共42頁，創(chuàng)作于2023年2月字線與位線的交點(diǎn)都是一個(gè)存儲單元。交點(diǎn)處有二極管相當(dāng)存1，無二極管相當(dāng)存0當(dāng)OE=1時(shí)輸出為高阻狀態(tài)000101111101111010001101地址A1A0D3D2D1D0內(nèi)容當(dāng)OE=0時(shí)第9頁，課件共42頁，創(chuàng)作于2023年2月幾個(gè)基本概念：存儲容量（M)：存儲二值信息的總量。字?jǐn)?shù)：字的總量。字長（位數(shù)）：表示一個(gè)信息多位二進(jìn)制碼稱為一個(gè)字，字的位數(shù)稱為字長。存儲容量（M)＝字?jǐn)?shù)×位數(shù)地址：每個(gè)字的編號。字?jǐn)?shù)=2n（n為存儲器外部地址線的線數(shù)）第10頁，課件共42頁，創(chuàng)作于2023年2月字線存儲矩陣位線字線與位線的交點(diǎn)都是一個(gè)存儲單元。交點(diǎn)處有MOS管相當(dāng)存0，無MOS管相當(dāng)存1。7.1.2兩維譯碼該存儲器的容量=?第11頁，課件共42頁，創(chuàng)作于2023年2月7.1.4集成電路ROMAT27C010，128K′8位ROM第12頁，課件共42頁，創(chuàng)作于2023年2月

工作模式A16~A0VPPD7~D0讀00XAiX數(shù)據(jù)輸出輸出無效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)輸出第13頁，課件共42頁，創(chuàng)作于2023年2月7.1.5ROM的讀操作與時(shí)序圖（2）加入有效的片選信號（3）使輸出使能信號有效，經(jīng)過一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號或輸出使能信號無效，經(jīng)過一定延時(shí)后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲器的地址輸入端；第14頁，課件共42頁，創(chuàng)作于2023年2月（1）用于存儲固定的專用程序（2）利用ROM可實(shí)現(xiàn)查表或碼制變換等功能

查表功能－－查某個(gè)角度的三角函數(shù)

把變量值（角度）作為地址碼，其對應(yīng)的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱為“造表”。使用時(shí)，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱為“查表”。

碼制變換－－把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲單元中的內(nèi)容即可。7.1.6ROM的應(yīng)用舉例第15頁，課件共42頁，創(chuàng)作于2023年2月CI3I2I1I0二進(jìn)制碼O3O2O1O0格雷碼CI3I2I1I0格雷碼O3O2O1O0二進(jìn)制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路第16頁，課件共42頁，創(chuàng)作于2023年2月C(A4)I3I2I1I0(A3A2A1A0)二進(jìn)制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3I2I1I0(A3A2A1A0)格雷碼O3O2O1O0(D3D2D1D0)二進(jìn)制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0第17頁，課件共42頁，創(chuàng)作于2023年2月用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路

第18頁，課件共42頁，創(chuàng)作于2023年2月一個(gè)存儲容量為256*8位的ROM，其地址應(yīng)為多少位？第19頁，課件共42頁，創(chuàng)作于2023年2月7.2隨機(jī)存取存儲器（RAM）7.2.1靜態(tài)隨機(jī)存取存儲器(SRAM)7.2.2同步靜態(tài)隨機(jī)存取存儲器（SSRAM）7.2.4存儲器容量的擴(kuò)展7.2.3動(dòng)態(tài)隨機(jī)存取存儲器第20頁，課件共42頁，創(chuàng)作于2023年2月7.2隨機(jī)存取存儲器（RAM）7.2.1靜態(tài)隨機(jī)存取存儲器(SRAM)1SRAM的本結(jié)構(gòu)CE

OE

WE

=100高阻CE

OE

WE

=00X輸入CE

OE

WE

=010輸出CE

OE

WE

=011高阻第21頁，課件共42頁，創(chuàng)作于2023年2月SRAM的工作模式

工作模式

CE

WE

OE

I/O0~I/Om-1

保持(微功耗)

1

X

X

高阻

讀

0

1

0

數(shù)據(jù)輸出

寫

0

0

X

數(shù)據(jù)輸入

輸出無效

0

1

1

高阻

第22頁，課件共42頁，創(chuàng)作于2023年2月（a）（b）

3.SRAM的讀寫操作及時(shí)序圖讀操作時(shí)序圖第23頁，課件共42頁，創(chuàng)作于2023年2月3.SRAM的寫操作及時(shí)序圖寫操作時(shí)序圖第24頁，課件共42頁，創(chuàng)作于2023年2月7.2.2同步靜態(tài)隨機(jī)存取存儲器（SSRAM）SSRAM是一種高速RAM。與SRAM不同,SSRAM的讀寫操作是在時(shí)鐘脈沖節(jié)拍控制下完成的。第25頁，課件共42頁，創(chuàng)作于2023年2月寄存地址線上的地址寄存要寫入的數(shù)據(jù)ADV=0:普通模式讀寫ADV=1:叢發(fā)模式讀寫=0:寫操作=1:讀操作

寄存各種使能控制信號，生成最終的內(nèi)部讀寫控制信號；2位二進(jìn)制計(jì)數(shù)器,處理A1A0第26頁，課件共42頁，創(chuàng)作于2023年2月ADV=0:普通模式讀寫片選無效=0:寫操作WE=1:讀操作WE普通模式讀寫模式:在每個(gè)時(shí)鐘有效沿鎖存輸入信號,在一個(gè)時(shí)鐘周期內(nèi),由內(nèi)部電路完成數(shù)據(jù)的讀(寫)操作。讀A1地址單元數(shù)據(jù)I/O輸出A1數(shù)據(jù);開始讀A2數(shù)據(jù)I/O輸出A2數(shù)據(jù);開始讀A3數(shù)據(jù)I/O輸出A6數(shù)據(jù);開始讀A7數(shù)據(jù)開始讀A4地址單元數(shù)據(jù)I/O輸入A5數(shù)據(jù);開始寫A6數(shù)據(jù)I/O輸出A4數(shù)據(jù);開始寫A5數(shù)據(jù),第27頁，課件共42頁，創(chuàng)作于2023年2月讀A2地址單元數(shù)據(jù)叢發(fā)模式讀A2+1中的數(shù)據(jù)叢發(fā)模式讀A2+2中的數(shù)據(jù)叢發(fā)模式讀A2+3中的數(shù)據(jù)叢發(fā)模式重新讀A2中的數(shù)據(jù)

ADV=1:叢發(fā)模式讀寫叢發(fā)模式讀寫模式：在有新地址輸入后,自動(dòng)產(chǎn)生后續(xù)地址進(jìn)行讀寫操作,地址總線讓出讀A1地址單元數(shù)據(jù)叢發(fā)模式讀A1+1中的數(shù)據(jù)叢發(fā)模式讀A1+2中的數(shù)據(jù)第28頁，課件共42頁，創(chuàng)作于2023年2月在由SSRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)中，由于在時(shí)鐘有效沿到來時(shí)，地址、數(shù)據(jù)、控制等信號被鎖存到SSRAM內(nèi)部的寄存器中，因此讀寫過程的延時(shí)等待均在時(shí)鐘作用下，由SSRAM內(nèi)部控制完成。此時(shí)，系統(tǒng)中的微處理器在讀寫SSRAM的同時(shí)，可以處理其他任務(wù)，從而提高了整個(gè)系統(tǒng)的工作速度。SSRAM的使用特點(diǎn)：第29頁，課件共42頁，創(chuàng)作于2023年2月

1、動(dòng)態(tài)存儲單元及基本操作原理

T

存儲單元寫操作:X=1=0T導(dǎo)通，電容器C與位線B連通輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線寫入存儲單元如果DI為1，則向電容器充電，C存1;反之電容器放電,C存0。

-

刷新R行選線X讀/寫輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B7.2.3動(dòng)態(tài)隨機(jī)存取存儲器第30頁，課件共42頁，創(chuàng)作于2023年2月讀操作:X=1=1T導(dǎo)通，電容器C與位線B連通輸出緩沖器/靈敏放大器被選通，C中存儲的數(shù)據(jù)通過位線和緩沖器輸出

T

/

刷新R行選線X輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B每次讀出后，必須及時(shí)對讀出單元刷新，即此時(shí)刷新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對電容器C進(jìn)行刷新。第31頁，課件共42頁，創(chuàng)作于2023年2月7.2.4存儲器容量的擴(kuò)展

位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)。···CE┇A11A0···WED0D1

D2

D3WECEA0A114K×4位I/O0I/O1I/O2I/O3D12D13D14D15CEA0A114K×4位I/O0I/O1I/O2I/O3WE1.字長（位數(shù)）的擴(kuò)展---用4KX4位的芯片組成4KX16位的存儲系統(tǒng)。第32頁，課件共42頁，創(chuàng)作于2023年2月7.2.4RAM存儲容量的擴(kuò)展2.字?jǐn)?shù)的擴(kuò)展—用用8KX8位的芯片組成32KX8位的存儲系統(tǒng)。RAM1D0D7A0A12CE1芯片數(shù)=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系統(tǒng)地址線數(shù)=15系統(tǒng):A0~A14

A13~A14?2000H2001H2002H┇3FFFH4000H400H4002H┇5FFFH6000H6001H6002H┇7FFFH0000H0001H0002H┇1FFFH芯片:A0~A12

第33頁，課件共42頁，創(chuàng)作于2023年2月32K×8位存儲器系統(tǒng)的地址分配表各RAM芯片譯碼器有效輸出端擴(kuò)展的地址輸入端A14A138K×8位RAM芯片地址輸入端

A12A11A10A9A8A7A6A5A4A3A2A1A0對應(yīng)的十六進(jìn)制地址碼

Ⅰ

00

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

10000H0001H0002H┇1FFFH

Ⅱ

01

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

12000H2001H2002H┇3FFFH

Ⅲ

10

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

14000H400H4002H┇5FFFH

Ⅳ

Y0

Y1

Y2

Y3

11

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

16000H6001H6002H┇7FFFH第34頁，課件共42頁，創(chuàng)作于2023年2月

字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制存儲器芯片的片選輸入端來實(shí)現(xiàn)。第35頁，課件共42頁，創(chuàng)作于2023年2月7.3 復(fù)雜可編程邏輯器件(CPLD)7.3.1CPLD的結(jié)構(gòu)7.3.2CPLD編程簡介第36頁，課件共42頁，創(chuàng)作于2023年2月