集成電路設(shè)計(jì)和制造主要流程教學(xué)課件_第1頁
集成電路設(shè)計(jì)和制造主要流程教學(xué)課件_第2頁
集成電路設(shè)計(jì)和制造主要流程教學(xué)課件_第3頁
集成電路設(shè)計(jì)和制造主要流程教學(xué)課件_第4頁
集成電路設(shè)計(jì)和制造主要流程教學(xué)課件_第5頁
已閱讀5頁，還剩64頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

集成電路設(shè)計(jì)制造的直要流程*集成電暗設(shè)計(jì)與制造的主要流程框架系統(tǒng)需求設(shè)計(jì)掩膜版芯片制造芯片檢測]「封裝測試過程單晶、外延材料集成電路的設(shè)計(jì)過程:設(shè)計(jì)創(chuàng)意行為設(shè)計(jì)(VHDL)仿真驗(yàn)證行為仿真綜合、優(yōu)化—網(wǎng)表時(shí)序仿真布局布線—版圖后仿真一設(shè)計(jì)業(yè)一集成電路芯片設(shè)計(jì)過程框架From吉利久教授引言*半導(dǎo)體器件物理基礎(chǔ):包括PN結(jié)的物理機(jī)制、雙極管、MOS管的工作原理等器件小模電路大規(guī)模電路超大規(guī)模電路一甚大規(guī)模電路*電路的制備工藝:光刻、刻蝕、氧化、離子注入、擴(kuò)散、化學(xué)氣相淀積、金屬蒸發(fā)或?yàn)R射、封裝等工序集成電踣設(shè)計(jì):另一重要環(huán)節(jié),最能反映人的能動(dòng)性結(jié)合具體的電路,具體的系統(tǒng),設(shè)計(jì)出各種各樣的電路掌握正確的設(shè)計(jì)方法可以以不變應(yīng)萬變,隨著電踣規(guī)模的增大,計(jì)算機(jī)輔助設(shè)計(jì)手段在集成電暗設(shè)計(jì)中起著越來越重要的作用引言※什么是集成電路?(相對分立器件組成的電路而言)把組成電路的元件、器件以及相互間的連線放在單個(gè)芯片上,整個(gè)電路就在這個(gè)芯片上,把這個(gè)芯片放到管殼中進(jìn)行封裝,電路與外部的連接靠引腳完成*什么是集成電踣設(shè)計(jì)?根據(jù)電路功能和性能的要求,在正確選擇系統(tǒng)配置、電踣形式、器件結(jié)構(gòu)工藝方案和設(shè)計(jì)規(guī)則的情況下,盡量減小芯片面積降低設(shè)計(jì)成本,縮

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論