煉獄signaltapii之戰(zhàn)在諸多數(shù)字系統(tǒng)設(shè)計中FPGA開發(fā)基本流程幾乎都介紹到了

在諸多數(shù)字系統(tǒng)設(shè)計書籍中，關(guān)于FPGA開發(fā)的基本流程，幾乎都介紹到了的調(diào)試邏輯分析儀，它可以做什么，什么情況下使用，基于什么樣的原理， 廠商的SignalTapII對具體的工程進行調(diào)試。如果您是經(jīng)驗豐富的FPGA數(shù)字系統(tǒng)設(shè)計工程師或者已經(jīng)掌握SignalTapII的FollowMe直接動手操作，那么完全可以跳過這一小節(jié)。但是，筆者仍要照顧到FPGA初學(xué)者，幫助他們從浩繁的資料中解脫出來，用簡短且通正如至芯的目標(biāo)：FPGA培訓(xùn)專家，而不是扮演手冊翻譯工的角色。好，直奔主調(diào)試：調(diào)試也稱作板級調(diào)試，它是將工程到FPGA后分析代碼運行的嵌入式邏輯分析儀的原理相當(dāng)與在FPGA中開辟一個環(huán)形3、圖表4，器的大小決定了能夠查看的數(shù)據(jù)的深度（多少，是可以人為設(shè)定FPGA所含有的邏輯資源。在FPGA內(nèi)部，根據(jù)設(shè)置的采樣時商都會有自己的軟件開發(fā)平臺，嵌入式邏輯分析儀也就不同。Al廠家在QuartusIISignalTapII嵌入式邏輯分析儀，工具的具體使 外部邏輯分析儀：在測試復(fù)雜的FPGA設(shè)計時，會如下一些問題：I/O不改變PCB板布線的情況下引出I/O引腳非常。嵌入式邏輯分析儀：SignalTapII基本上采用了典型外部邏輯分析儀的理念和功能，卻無需額外的邏輯分析設(shè)備、測試I/O、電路板走線和探點，只要建立一個對應(yīng)的.stp文件并做相關(guān)設(shè)置后，與當(dāng)前工程編譯，用一根JTAG接口的電纜連接到要調(diào)將數(shù)據(jù)在一定的RAM塊中。因此，用于保存采樣時鐘信號和獲的待測信號的RAM塊，也會占用邏輯資源（LE）、Memory資源(BlockRAM)和布線資圖表 圖表SignalTapII性認(rèn)識，之后再StepByStep教大家詳細(xì)步驟：Ⅱ、使用.stp文件在該工程中建立嵌入式邏輯分析儀，并進行相關(guān)設(shè)置，包括Ⅴ、出現(xiàn)觸發(fā)時，邏輯分析儀停止，到的數(shù)據(jù)被傳送到SignalTapII四．SignalTapIISignalTapII終于要登場了，SignalTap(.stpSTP或者說通用好用的方式還是第式，我們這里便介紹第法。對于類似Ⅱ、默認(rèn)讀者已經(jīng)掌握在QuartusII軟件中輸入設(shè)計代碼、綜合，會使用進行簡單仿真能夠編譯整個工程分配好引腳后到FPGA器件。 卻參考了許多前人的智慧和勞動成果，在此向那些付出辛勤汗水的者們表達中結(jié)果正確，經(jīng)QuartusII軟件綜合編譯后到至芯ZX-1開發(fā)板亦得

創(chuàng)建.stp文件，啟動SignalTap在QuartusⅡ軟件中，選擇菜單欄【File】→【New在彈出的New框中，選擇【SignalTapⅡLogicyzerFile】 點 按鈕確定，會出現(xiàn)一個新的SignalTapⅡ窗口與其他文件一樣，SignalTapII文件也需要保存。選擇【File【Saveas】命令，輸入此SignalTapII文件名為led_six.stp。單擊按鈕后，將彈出提示“ ”，此時單擊提示"DoyouwanttoenableSignalTapII..."，此時單擊" 同意再次編譯時將此SignalTapII文件與工程在一起綜合、適配，以便共同下載進FPGA中實現(xiàn)實時測試。注意：如果我們需要在工程中不使用該SignalTapII文件，或者不使用然后在打開窗口左邊的分類列表中選擇【SignalTapIILogicyzer】，如下圖所示?？梢园选綞nableSignalTapIILogicyzer】前面的勾去掉來關(guān)閉邏輯分在一個工程中可能同時會有多個SignalTap文件，但在同一時刻只能有一個有效。多個SignalTapII文件是非常有用的，比如工程很大，在工程中不同的部分都需要用SignalTapII來捕捉信號，這樣探測不同的部分時我們只需要使用不同的SignalTapII文件就可以了，避免反復(fù)設(shè)定SignalTapII文件。按照步驟4.2可以建立新的SignalTapIISignalTapIIname】選擇框中點右邊的瀏覽按鈕，選擇所需要的SignalTapIIIILogicyzer】選項并使用led_six.stp文件。設(shè)定好后點擊【OK】按鈕關(guān)閉設(shè)置時在使用SignalTapⅡ邏輯分析儀進行之前，首先應(yīng)該設(shè)置時鐘Al建議最好使用全局時鐘作為時鐘在SignalTapⅡ邏輯分析儀窗口，點擊【Setup】頁點擊Clock欄后面的【BrowseNodeFinder】按鈕，打開NodeFinder框或【SignalTapⅡ：pre-synthesis】。注意：在NodeFinder（節(jié)點發(fā)現(xiàn)器）框內(nèi)，F(xiàn)ilter（過濾器）欄下【SignalTapⅡ：post-fitting】這兩種。pre-synthesis（預(yù)綜合）提取的信號表示布局、布線操作后的信號。post-fitting過濾器并不能“提取”到所有Note（節(jié)點），寄存器端口和組合邏輯端口可以被提取到，而一些進位鏈信號、IP號則不可以，究竟哪些可以被提取哪些不能被提取，參閱手冊。在框中點擊【…】按鈕，通過層次化列表指定某層模塊中的信號，再點擊【List】按鈕，在NodesFound中就會顯示出能被觀察Nodes 注意：用戶必須分配時鐘在SignalTapⅡ邏輯分析儀窗口，點擊【Setup】頁在STP窗口的Setup頁中雙擊鼠標(biāo)左鍵，彈出NodeFinder框。（該標(biāo)簽頁內(nèi)有一行灰色提示Double-clicktoaddnodes：雙擊添加節(jié)點信號）要加入STP文件中的節(jié)點或總線。點擊按鈕將選擇的節(jié)點或總線拷貝到SelectedNodes中。點擊【OK】按鈕，將選擇的節(jié)點或總線插入STP文件。（詳細(xì)步驟和圖示類似添加時鐘，在此不贅述）。設(shè)置的數(shù)據(jù)深度。為方便觀察被采到的數(shù)據(jù)，我們常常要設(shè)置合適的觸發(fā)位置。注意：細(xì)心的讀者不難發(fā)現(xiàn)，Sampledepth框右側(cè)還有一個RAMtype框，通過RAM類型設(shè)置，用戶可以選擇使用哪一類型的器模塊資源（例如M4K、M9K、M512）來實現(xiàn)signaltap器緩沖，從而防止使用到其他的注意：TriggerpositionSignalTapPretriggerposition：保存觸發(fā)信號發(fā)生之前的信號狀態(tài)信息(88％觸發(fā)前數(shù)據(jù)，CentertriggerpositionPosttriggerposition：保存觸發(fā)信號發(fā)生之后的信號狀態(tài)信息(12％觸發(fā)前數(shù)據(jù)，4.5邏輯分析儀觸發(fā)控制包括設(shè)置觸發(fā)類型和觸發(fā)條件（也叫觸發(fā)級數(shù) 在seg[0]~sel[2]任意行的TriggerConditions框鼠標(biāo)右鍵單擊選中會現(xiàn)一個復(fù)選列表，即Basic觸發(fā)類型中包含的各種方式。包括：Don’tCare(無關(guān)Edge(上升沿觸發(fā))以及EitherEdge(雙沿觸發(fā))。如下方組圖所示：sel[0]、sel[1]、sel[2]sel位選信號Sel[2:0]3hzx-1開發(fā)板右起第三個數(shù)碼管顯示是否為seg[70]'_0（8’hB0觸發(fā)條件（觸發(fā)級數(shù)SignalTapⅡ邏輯分析儀的多級觸發(fā)特性為設(shè)計者提供了更精確的觸發(fā)條件設(shè)置當(dāng)?shù)谝患売|達式滿足條件，為TRUE時，SignalTapⅡ邏輯分析儀對第二級觸達式進試；依次類推，直到所有觸發(fā)級完成測試，并且最后一級觸發(fā)條件為TRUE時，SignalTapⅡ邏輯分析儀開始捕獲信號狀態(tài)。4.6.保存并編譯嵌入SignalTap.STP文件之后立刻對該文配置好STP文件以后在使用SignalTapⅡ邏輯分析儀之前必須編譯QuartusII設(shè)計工程?；氐絈uartusII工程中后，重新點擊全編譯 SignalTap如前面所約定，默認(rèn)讀者已經(jīng)具備分配引腳，將.sof文件到FPGA器件的能力。在設(shè)計中嵌入SignalTalⅡ邏輯分析儀并編譯完成后，就可以將生成的新.sof行設(shè)置。 點擊SOFManage框后面的按選中已經(jīng)嵌入SignalTapⅡ邏輯分析儀的配置文件led_six.sof，點擊【Open點擊按查看SignalTapSiganlTap，SignalTapⅡ工具條上有四個執(zhí)行邏輯分析儀選項，在實體窗口中選中當(dāng)前實體后，四個選項起來可以操作，如組圖：【Runysis】：單步執(zhí)行SignalTapⅡ邏輯分析儀。即執(zhí)行該命令后，SignalTapⅡ邏輯分析儀等待觸發(fā)，當(dāng)觸發(fā)發(fā)生時開始數(shù)據(jù)，然后【AutoRunysis】：執(zhí)行該命令后，Signa