淺談車載視頻處理技術

淺談車載視頻處理技術

0車載視頻處理輸出通路的確定隨著計算機和電子技術的發(fā)展，圖像數據處理的綜合要求也不斷擴大。如何處理各種外部視頻源和輸出路徑是車載視頻處理中的一個越來越突出的問題。1接收及監(jiān)控電路視頻處理模塊的系統(tǒng)結構如圖1所示,主要包括以下功能電路:(1)DSP電路;(2)存儲器電路,包括DDRII及FLASH;(4)1路高清HDMI接收電路;(7)1路PAL-D發(fā)送電路;(8)CAN通信接口電路,采用單片機內部集成的CAN通訊控制器實現;(9)電源轉換電路;(11)復位及監(jiān)控電路。視頻處理模塊以DSP+FPGA為核心,通過CAN總線對其進行功能控制,支持四路PAL視頻輸入及1路高清HDMI視頻輸入,在FPGA內進行視頻縮放處理與切換控制,某些復雜、特殊的視頻處理功能由DSP來實現,最終輸出2路標清視頻,其中1路標清數字HDMI視頻,1路標清模擬PAL視頻。2dsp的主要功能DSP選用TI公司的DM648處理器,DM648是T公司為視頻處理應用開發(fā)的一款高性能低功耗處理器,它集成了5個視頻端口和圖像協處理器,主要具有以下特性:(1)處理內部主頻1.1GHz,處理速度達到8800MIPS,每個時鐘周期可以執(zhí)行8個32位C64Xx+指令;(2)具有32kb的L1PProgramRAM和32kb的L1DDataRAM;(3)具有支持512kbyte的L2UnifiedMappedRAM;(4)支持小端模式;(5)具有5個可配置的視頻口;(6)集成外部EMIFS存儲器管理接口,可管理512Mbytes的DDR2SDRAM和128Mbytes的FLASH;本設計中,DSP通過專用的DDRII接口外接512MB的DDRII存儲器,通過EMIF接口外接32MB的FLASH。DSP的專用視頻口,配置成2個輸入視頻端口和1個視頻輸出端口,輸入視頻端口接收FPGA送來的視頻數據,輸入視頻端口既可以接收16bit的高清YCrCb數據,也可以接收符合BT656標準的8bit標清YCrCb數據;輸出視頻端口輸出符合BT656標準的8bit標清YCrCb數據,DSP將輸出的視頻數據送給FPGA。3視頻處理模塊fpgaFPGA用于接收、轉發(fā)及處理各種視頻信號,實現視頻縮放、視頻切換等功能。FPGA共有如下幾種功能接口:(1)外視頻PAL-D數字視頻接收接口,4路,符合BT656格式的YCrCb信號,每路視頻接口為8位數據信號,1位時鐘線,時鐘頻率27MHz;(2)外視頻高清視頻YCrCb接收接口:1路,16位數據信號,1位時鐘線,時鐘頻率74.25MHz,4位控制線;(3)接收DSP送來的標清數據:1路,符合BT656格式的YCrCb信號,8位數據信號,1位時鐘線,時鐘頻率27MHz;(4)標清數字視頻發(fā)送接口:1路,符合BT656格式的YCrCb信號,8位數據信號,1位時鐘線,時鐘頻率27MHz;(5)PAL-D數字視頻發(fā)送接口:1路,符合BT656格式的YCrCb信號,8位數據信號,1位時鐘線,時鐘頻率27MHz,2位控制信號;(6)送給DSP的高清數字視頻接口:1路,16位數據信號,1位時鐘線,時鐘頻率74.25MHz,4位控制線;(7)送給DSP的標清數字視頻接口:1路,符合BT656格式的YCrCb信號,8位數據信號,1位時鐘線,時鐘頻率27MHz;(8)視頻緩存接口:3片SRAM存儲器。視頻處理模塊中,FPGA是其功能控制與處理算法實現的核心器件。隨著FPGA工藝和技術的不斷發(fā)展,其邏輯容量、存儲器資源、DSP乘加器、軟硬IP核資源都在不斷地擴展和豐富4視頻解碼及視頻解碼FPGA邏輯結構功能框圖如圖2所示。高清HDMI的視頻信號時序為符合高清規(guī)范的16bit顏色深度的YCrCb信號,經縮放處理模塊縮小后送入SRAM緩存,高清視頻分辨率經縮小后由1920×1080i變?yōu)?40×480I,該視頻數據經時序重構模塊填充成720×576i,并符合BT656標準4路PAL視頻解碼后圖像信號時序為符合BT656格式的8bit寬度YCrCb信號,分辨率為720×576iDSP處理后的視頻送給FPGA,在FPGA內部做1分2處理后輸出2路標清視頻。5dsp功能電路本文介紹基于DSP+FPGA的視頻處理模塊的設計與實現,FPGA負責完成視頻縮放及視頻切換的功能,DSP負責視頻的特殊處理,