終端結(jié)構(gòu)簡介

終端結(jié)構(gòu)簡介好的終端設(shè)計能有效提高器件的耐壓、可靠性和降低器件漏電。終端按基本結(jié)構(gòu)可分為兩大類型：延伸型和截斷型。延伸型終端延伸型終端主要是通過在主結(jié)外圍設(shè)置一些特殊結(jié)構(gòu)來降低或分擔(dān)主結(jié)處的高電場，從而起到提高擊穿電壓的作用。延伸型的終端結(jié)構(gòu)主要有：場板(FieldPlate，F(xiàn)P)、場限環(huán)(FieldLimitRing，F(xiàn)LR)、結(jié)終端擴展(JunctionTerminationExtension，JTE)、橫向變摻雜(VariationofLateralDoping，VLD)、RESURF

等。1.場板(FieldPlate，F(xiàn)P)場板可以單獨使用降低結(jié)電場峰值，提高擊穿電壓。另一方面，也可以減少雜質(zhì)電荷對器件穩(wěn)定性的影響，此時場板不能作為耐壓結(jié)構(gòu)。若要做耐壓結(jié)構(gòu)，需要調(diào)整場板的長度，使場板外側(cè)的電場峰值小于P型摻雜區(qū)外側(cè)底部的電場峰值。在圖1.7(a)中，場板覆蓋在結(jié)邊緣處的場氧上。1)當(dāng)場板上沒有施加偏壓時，場板不起作用，N區(qū)的耗盡層與柱面結(jié)類似。2)

當(dāng)場板上施加相對于漏極的正向偏壓時，場板會吸引N-區(qū)的電子向表面移動，從而導(dǎo)致耗盡層向著P區(qū)收縮，這會增加P區(qū)外側(cè)的電場強度，從而使擊穿電壓降低。3)當(dāng)場板施加相對于漏極的負向偏壓時，會起到相反的作用，使得耗盡層向外擴張，減小了P區(qū)外側(cè)的電場，從而提高了擊穿電壓。如果場板上施加的電壓合適，此終端結(jié)構(gòu)能夠?qū)⒅娼Y(jié)電壓提升到平行平面結(jié)電壓，但是這種方法需要額外的封裝引線，并且需要設(shè)計場板偏置電路，這在功率器件中是不現(xiàn)實的。一種有效的方法是將P區(qū)與場板相連，如圖1.7(b)所示。在這種情況下，場板的電勢是與P區(qū)相等的負偏壓，使得耗盡層向外擴展，在一定程度上可以提高擊穿電壓。但同時會在硅表面靠近場板邊沿處引入一個高電場，如果設(shè)計的不合理也會導(dǎo)致此處提前擊穿而降低擊穿電壓。場板由于簡單有效，直到現(xiàn)在仍然廣泛應(yīng)用，并且出現(xiàn)了電阻場板、多級場板、多段場板等新的技術(shù)，而場板與其他終端結(jié)構(gòu)的搭配使用，在提高終端效率、減小表面電荷影響、增加器件穩(wěn)定性也有幫助。2.場限環(huán)

(FieldLimitRing，F(xiàn)LR)在MOSFET結(jié)構(gòu)中，場限環(huán)的應(yīng)用最為普遍，主要是其工藝非常簡單，效果卻非常明顯。浮空場限環(huán)最早被提出。場限環(huán)可以與主結(jié)一起擴散形成，不需要增加額外工藝步驟及掩膜，針對不同耐壓情況，可以使用不同的場限環(huán)個數(shù)來設(shè)計，但需要仔細設(shè)計環(huán)寬和環(huán)間距。一般情況下，擊穿電壓隨著環(huán)的個數(shù)增加而增大，但是當(dāng)環(huán)個數(shù)增加到一定程度后再增加環(huán)個數(shù)對電壓的提升效果越來越不明顯，并且會浪費芯片面積。3.結(jié)終端擴展

(JunctionTerminationExtension，JTE)JTE是在主結(jié)的外側(cè)設(shè)置一個輕摻雜的P型區(qū)，可認為是一種電荷調(diào)整的技術(shù)，通過調(diào)整離子注入的劑量控制JTE摻雜區(qū)的電荷，從而設(shè)計出最大化的擊穿電壓。當(dāng)摻雜濃度較低時，對主結(jié)外圍的電場影響較小，高電場區(qū)還是會發(fā)生在主結(jié)底部；如果注入劑量過大，則會使得JTE區(qū)起到主結(jié)的作用，高電場轉(zhuǎn)移到JTE區(qū)的外圍。4.橫向變摻雜(VariationofLateralDoping，VLD)VLD有2種形成方式：1)是在主結(jié)外圍設(shè)置一系列不同摻雜劑量的離子注入，使得退火后從主結(jié)向外摻雜濃度逐漸變化；2)是根據(jù)開孔大小不同對注入硅片中離子數(shù)目的影響，精確設(shè)計一系列不同寬度的摻雜開窗。VLD也可認為是對終端區(qū)電荷的調(diào)整。在達到最大耐壓時，JTE與VLD區(qū)域必須全部耗盡才能起到應(yīng)有的作用。JTE區(qū)域的電荷在工藝過程中會隨著離子注入和退火在表面生長鈍化氧化層發(fā)生分凝而產(chǎn)生不同，另外不同的工藝過程會引入各種雜質(zhì)電荷，特別是在氧化層中的固定電荷會不同程度的影響JTE區(qū)域中的電場分布，使芯片的擊穿電壓不穩(wěn)定，而芯片封裝過程中鈍化層中引入的可動離子更加劇了這種不穩(wěn)定。相對來說VLD對雜質(zhì)電荷及固定電荷的控制要比JTE好很多。但二者這種對電荷的敏感若沒有較好的表面鈍化及電荷處理技術(shù)，在實際生產(chǎn)中難以得到較高的成品率。5.3D-RESURF終端結(jié)構(gòu)3D-RESURF終端結(jié)構(gòu)，是在多浮空場限環(huán)終端結(jié)構(gòu)的基礎(chǔ)上，在環(huán)與環(huán)之間增加P型與N型交替摻雜的結(jié)構(gòu)得到，其結(jié)構(gòu)如圖1.8所示。這些P型與N型交替排列的結(jié)構(gòu)會在圖中的Z軸方向產(chǎn)生一個RESURF效應(yīng)，使電場在表面的分布發(fā)生改變，類似于超結(jié)作用機理：通過控制界面電荷對雪崩擊穿的影響，可以有效提高擊穿電壓，同時減小了表面電場，提高芯片的可靠性。超結(jié)的工藝相對較難實現(xiàn)，但是由于RESURF區(qū)的厚度較薄，離子注入相對容易控制，因此相對于縱向超結(jié)來說更容易實現(xiàn)。截斷型終端截斷型終端則是采用刻蝕、劃片或者打線后邊緣腐蝕磨角等手段將PN結(jié)截斷，并采用特殊表面鈍化工藝實現(xiàn)擊穿電壓的改善。截斷型終端的應(yīng)用也非常廣泛，以深槽終端、斜角邊緣終端、腐蝕終端為主，截斷型與延伸型的結(jié)合也對提升耐壓有良好的效果。截斷型終端中曲面槽以濕法腐蝕并填充介質(zhì)形成，如下圖所示?？梢钥闯?，深槽終端主要是在主結(jié)外圍刻蝕一個深度很大的溝槽，將主結(jié)截斷，并在其中填充相應(yīng)介質(zhì)作鈍化處理，消除主結(jié)外圍的電場集中，從而增加擊穿電壓。溝槽中填充的介質(zhì)主要是低介電常數(shù)絕緣材料，如SiO2，低介電常數(shù)的材料比硅能承受更大的峰值電場，從而提高了擊穿電壓。溝槽的深度必須要能達到縱向耗盡層的寬度。功率MOS器件的終端為了降低元胞擴展的耗盡層的曲率，采用場限環(huán)、場板等結(jié)構(gòu)把電場的峰值從芯片的表面引入體內(nèi)，以實現(xiàn)提高擊穿電壓的目的；同時，為了防止介質(zhì)層中正電荷對溝道表面電荷分布的影響，阻止表面反型溝道的產(chǎn)生，在最外側(cè)采用溝道截止環(huán)的結(jié)構(gòu)；不同終端結(jié)構(gòu)性能對比

由于設(shè)計的耐壓不同，外延參數(shù)的選取也不同，因此不同終端的對比需要從2個方面來進行：面積和終端耐