第3章 MOS集成電路器件基礎(chǔ)

第三章MOS集成電路器件基礎(chǔ)3.1MOS場(chǎng)效應(yīng)管(MOSFET)的結(jié)構(gòu)及符號(hào)3.2MOS管的電流電壓特性3.3MOS電容3.4MOS管的Spice模型參數(shù)3.5MOS管小信號(hào)等效電路3.1MOS場(chǎng)效應(yīng)管(MOSFET)的結(jié)構(gòu)及符號(hào)3.1.1NMOS管的簡(jiǎn)化結(jié)構(gòu)

NMOS管的簡(jiǎn)化結(jié)構(gòu)如圖3-1所示。由圖中可見，該器件制作在P型襯底上(P-Substrate,也稱bulk或body,為了區(qū)別于源極S，襯底以B來表示)，兩個(gè)重?fù)诫sN區(qū)形成源區(qū)和漏區(qū)，重?fù)诫s多晶硅區(qū)(Poly)作為柵極，一層薄SiO2絕緣層作為柵極與襯底的隔離。NMOS管的有效作用就發(fā)生在柵氧下的襯底表面——導(dǎo)電溝道(Channel)上。由于源漏結(jié)的橫向擴(kuò)散，柵源和柵漏有一重疊長(zhǎng)度為L(zhǎng)D，所以導(dǎo)電溝道有效長(zhǎng)度(Leff)將小于版圖中所畫的導(dǎo)電溝道總長(zhǎng)度。我們將用L表示導(dǎo)電溝道有效總長(zhǎng)度Leff，圖3-1中W表示溝道寬度。在今后的學(xué)習(xí)中，我們將會(huì)發(fā)現(xiàn)，寬長(zhǎng)比(W/L)和氧化層厚度tox這兩個(gè)參數(shù)對(duì)MOS管的性能是多么重要。而MOS技術(shù)發(fā)展中的主要推動(dòng)力就是在保證電性能參數(shù)不下降的前提下，一代一代地縮小溝道長(zhǎng)度L和氧化層厚度tox。圖3-1NMOS管的簡(jiǎn)化結(jié)構(gòu)3.1.2N阱及PMOS

為了使MOS管的電流只在導(dǎo)電溝道中沿表面流動(dòng)而不產(chǎn)生垂直于襯底的額外電流，源區(qū)、漏區(qū)以及溝道和襯底間必須形成反偏的PN結(jié)隔離，因此，NMOS管的襯底B必須接到系統(tǒng)的最低電位點(diǎn)(例如“地”)，而PMOS管的襯底B必須要接到系統(tǒng)的最高電位點(diǎn)(例如正電源UDD)。襯底的連接如圖3-2(a)、(b)所示。圖3-2襯底的連接

(a)PMOS管；(b)NMOS管在互補(bǔ)型CMOS管中，在同一襯底上制作NMOS管和PMOS管，因此必須為PMOS管做一個(gè)稱之為“阱(Well)”的“局部襯底”，如圖3-3所示。圖3-3互補(bǔ)型CMOS管N阱中的PMOS3.1.3MOS管符號(hào)增強(qiáng)型MOS管的4種常用符號(hào)如圖3-4所示，其中NMOS管的襯底B應(yīng)接地，PMOS管的襯底B接UDD。圖3-4MOS管常用符號(hào)3.2MOS管的電流電壓特性3.2.1MOS管的轉(zhuǎn)移特性圖3-5給出增強(qiáng)型NMOS管和PMOS管工作在恒流區(qū)的轉(zhuǎn)移特性，其中UTHN(UTHP)為開啟電壓，或稱閾值電壓(ThresholdVoltage)。在半導(dǎo)體物理學(xué)中，NMOS的UTHN定義為界面反型層的電子濃度等于P型襯底的多子濃度時(shí)的柵極電壓。

UTHN與材料、摻雜濃度、柵氧化層電容等諸多因素有關(guān)。在器件制造過程中，還可以通過向溝道區(qū)注入雜質(zhì)，從而改變氧化層表面附近的襯底摻雜濃度來控制閾值電壓的大小。工作在恒流區(qū)的MOS管漏極電流與柵壓成平方律關(guān)系。圖3-5MOS管的轉(zhuǎn)移特性圖3-6增強(qiáng)型NMOS的輸出特性3.2.2MOS管的輸出特性增強(qiáng)型NMOS管的輸出特性如圖3-6所示。柵極電壓超過閾值電壓UTHN后，開始出現(xiàn)電流且柵壓uGS越大，漏極電流也越大的現(xiàn)象，體現(xiàn)了柵壓對(duì)漏極電流有明顯的控制作用。漏極電壓UDS對(duì)漏極電流ID的控制作用基本上分兩段，即線性區(qū)(Linear)和飽和區(qū)(Saturation)。為了不和雙極型晶體管的飽和區(qū)混淆，我們將MOS管的飽和區(qū)稱為恒流區(qū)，以表述UDS增大而電流ID基本恒定的特性。線性區(qū)和恒流區(qū)是以預(yù)夾斷點(diǎn)的連線為分界線的(圖3-6中虛線所示)。在柵壓UGS一定的情況下，隨著UDS從小變大，溝道將發(fā)生如圖3-7所示的變化。從圖中可見，若

UDS=UGS-UTH(3-1)

則溝道在漏區(qū)邊界上被夾斷，因此該點(diǎn)電壓稱為預(yù)夾斷電壓。在此點(diǎn)之前，即

UDS<UGS-UTH(3-2)管子工作在線性區(qū)，此時(shí)UDS增大，ID有明顯的增大。而在預(yù)夾斷點(diǎn)之后，即

UDS>UGS-UTH(3-3)

管子工作在恒流區(qū)，此時(shí)UDS增大，大部分電壓降在夾斷區(qū)，對(duì)溝道電場(chǎng)影響不大，因此電流增大很小。圖3-7ＵDS對(duì)溝道的影響3.2.3MOS管的電流方程

NMOS管在截止區(qū)、線性區(qū)、恒流區(qū)的電流方程如式(3-4)所示：UGS<UTHN

(截止區(qū))UDS<UGS-UTHN(線性區(qū))UDS>UGS-UTHN(恒流區(qū))(3-4a)(3-4b)(3-4c)

PMOS在截止區(qū)、線性區(qū)、恒流區(qū)的電流方程如式(3-5)所示：|UGS|<|UTHP|(截止區(qū))|UDS|<|UGS|-|UTHP|(線性區(qū))|UDS|>|UGS|-|UTHP|(恒流區(qū))(3-5a)(3-5b)(3-5c)式中參數(shù)含義如下：(1)μn——電子遷移率(單位電場(chǎng)作用下電子的遷移速度)；μp——空穴遷移率(單位電場(chǎng)作用下空穴的遷移速度)。

若

μn≈1300cm2/s·V(3-6)μp≈500cm2/s·V(3-7)

則(3-8)(2)Cox——單位面積柵電容，且(3-9)(3)W/L——溝道寬度和溝道長(zhǎng)度之比。由式(3-4)、(3-5)可知，電流與寬長(zhǎng)比(W/L)成正比。(4)UTHN、UTHP——開啟電壓(閾值電壓)。假設(shè)UDD=5V，則增強(qiáng)型NMOS管：

UTHN≈(0.14～0.18)UDD≈0.7～0.9V

增強(qiáng)型PMOS管：

UTHP≈-0.16|UDD|≈-0.8V

耗盡型MOS管：

UTH≈-0.8UDD≈-4V

UTH的溫度系數(shù)大約為：重?fù)诫s輕摻雜(5)λn、λp——溝道調(diào)制系數(shù)，即UDS對(duì)溝道長(zhǎng)度的影響。對(duì)NMOS對(duì)PMOS式中，UA為厄爾利電壓(EarlyVoltage)，其意義如圖3-8所示。

圖3-8溝道調(diào)制系數(shù)λ=1/UA對(duì)于典型的0.5μm工藝的MOS管，忽略溝道調(diào)制效應(yīng)，其主要參數(shù)如表3-1所示。表3-10.5μm工藝MOS管的典型參數(shù)假定有一NMOS管，W=3μm,L=2μm,在恒流區(qū)則有:若UGS=5V,則3.2.4MOS管的輸出電阻

1.線性區(qū)的輸出電阻

根據(jù)線性區(qū)的電流方程(式(3-4b))，當(dāng)UDS很小(UDS<<2(UGS-UTH))時(shí)，可近似有(3-10)那么，輸出電阻RON為(3-11)

2.恒流區(qū)的輸出電阻

根據(jù)恒流區(qū)的電流方程(式(3-4c))，有

(3-12)若UA=200V,工作點(diǎn)電流ID=1mA，則工作點(diǎn)越低，IDQ越小，輸出電阻越大。

3.2.5MOS管的跨導(dǎo)gm

恒流區(qū)的電流方程在忽略溝道調(diào)寬影響時(shí)為平方律方程，即(3-13)那么UGS對(duì)ID的控制能力參數(shù)gm為(3-14a)(3-14b)(3-14c)可見，在W/L不變的情況下，gm與(UGS-UTH)成線性關(guān)系，與ID的平方根成正比；在ID不變的情況下，gm與(UGS-UTH)成反比。其變化曲線分別如圖3-9(a)、(b)、(c)所示。圖3-9gm隨電壓(UGS-UTH)和漏電流ID的變化關(guān)系曲線

3.2.6體效應(yīng)與背柵跨導(dǎo)gmb

前面所有結(jié)論是在襯底與源極等電位的前提下得出來的，但在集成電路中，在同一硅片襯底上要做許多管子，為保證它們正常工作，一般N管的襯底要接到全電路的最低電位點(diǎn),P管的襯底接到最高電位點(diǎn)UDD。

圖3-10UBS<的MOS管（V2）當(dāng)UBS<0時(shí)，溝道與襯底間的耗盡層加厚，導(dǎo)致閾值電壓UTH增大，溝道變窄，溝道電阻變大，iD減小，人們將此稱為“體效應(yīng)”、“背柵效應(yīng)”或“襯底調(diào)制效應(yīng)”。考慮體效應(yīng)后的閾值電壓UTH為(3-15)式中：UTHO——UBS=0時(shí)的閾值電壓；γ——體效應(yīng)系數(shù)，γ的典型值在0.3V1/2～0.4V1/2之間。引入背柵跨導(dǎo)gmb來表示UBS對(duì)漏極電流的影響，其定義為(3-16a)通常用跨導(dǎo)比η來表達(dá)背柵跨導(dǎo)gmb與柵跨導(dǎo)gm的關(guān)系：(3-16b)式中的gm為柵跨導(dǎo)(gm=ID/UGS)。3.2.7場(chǎng)效應(yīng)管亞閾區(qū)特性

實(shí)驗(yàn)和理論證明，MOS管在弱反型層向強(qiáng)反型層過渡的區(qū)域已經(jīng)存在電流，不過該電流很小，因此通常人們認(rèn)為只有當(dāng)柵壓UGS超過閾值電壓UTH后才出現(xiàn)電流。UGS<UTH，即弱反型層向強(qiáng)反型層過渡的區(qū)域稱為“亞閾區(qū)”。在亞閾區(qū)，MOS管的電流電壓關(guān)系不符合“平方律”關(guān)系，而符合指數(shù)關(guān)系，這一點(diǎn)與雙極型管的電流電壓特性相似。同樣，通過實(shí)驗(yàn)與理論可以證明亞閾區(qū)的電流電壓關(guān)系為(3-17)3.2.8溝道尺寸W,L對(duì)閾值電壓UTH和特征頻率fT的影響

一般情況下，人們將溝道長(zhǎng)度L>3～4μm的MOS管稱為“長(zhǎng)溝道”，將L<3μm的MOS管稱為“短溝道”，而將L(W)<1μm的MOS管的制作工藝稱為亞微米工藝。

1.L、W尺寸對(duì)UTH的影響

在長(zhǎng)溝道器件中，閾值電壓UTH與溝道長(zhǎng)度L和溝道寬度W的關(guān)系不大；而在短溝道器件中，UTH與L、W的關(guān)系較大。如圖3-11所示，UTH隨著L的增大而增大，隨著W的增大而減小。圖3-11MOS管閾值電壓UTH與溝道尺寸L、W的關(guān)系(a)UTH與L的關(guān)系；(b)UTH與W的關(guān)系2.MOS管的特征頻率fT

MOS管的特征頻率為(3-18)其中,τ為電子在溝道中的渡越時(shí)間，有(3-19)式中，L為溝道長(zhǎng)度，μn為電子遷移率，E為溝道電場(chǎng)強(qiáng)度(E=UDS/L)。將式(3-19)代入式(3-18)得(3-20)以上分析表明：·MOS場(chǎng)效應(yīng)管的性能與寬長(zhǎng)比(W/L)有很強(qiáng)的依賴關(guān)系;·溝道長(zhǎng)度L越小，fT及gm越大，且集成度越高,因此，減小器件尺寸有利于提高器件性能?！ぬ岣咻d流子遷移率μ有利于增大fT及gm，NMOS的μn比PMOS的μp大2～4倍，所以NMOS管的性能優(yōu)于PMOS管;·體效應(yīng)(襯底調(diào)制效應(yīng))、溝道調(diào)制效應(yīng)(λ與UA)和亞閾區(qū)均屬于二階效應(yīng)，在MOS管參數(shù)中應(yīng)有所反映。3.3MOS電容3.3.1用作單片電容器的MOS器件特性

專門使用MOS電容的器件相當(dāng)于二端器件，如圖3-12所示。其中，圖3-12(a)為MOS電容結(jié)構(gòu)，多晶硅和N+擴(kuò)散區(qū)構(gòu)成電容器CAB的兩極，二氧化硅(SiO2)為絕緣層。圖3-12(b)中，Cp為N+區(qū)與襯底之間的寄生電容。圖3-12單片MOS電容器結(jié)構(gòu)

(a)單片MOS電容器結(jié)構(gòu)；(b)MOS電容模型單位面積電容Cox為總的MOS電容為

CAB=Cox·W·L=CoxAG

(3-21)

其中，AG=W·L為MOS電容的面積，tox為氧化層厚度。3.3.2MOS管的極間電容和寄生電容

MOS管的極間電容存在于4個(gè)端子中的任意兩端之間，這些電容的存在影響了器件和電路的高頻交流特性。如圖3-13所示，這些電容包括以下幾部分：

(1)柵極和溝道之間的氧化層電容C1=Cox·AG=Cox·W·L。(2)襯底和溝道之間的耗盡層電容C2。(3)多晶硅柵與源、漏之間交疊而形成的電容C3

,C4。(4)源、漏與襯底之間的結(jié)電容C5

,C6。圖3-13MOS管的柵電容及寄生電容

(a)結(jié)構(gòu)圖；(b)等效電路對(duì)于柵電容C1，隨著UGS從負(fù)向正變化，其電容的變化規(guī)律如圖3-14所示。當(dāng)UGS為負(fù)時(shí)，將襯底中的空穴吸引到氧化層界面，我們稱此處為“積累區(qū)”。隨著UGS負(fù)壓變小，界面空穴密度下降，在氧化層下開始形成耗盡層，器件進(jìn)入弱反型狀態(tài)?？傠娙轂镃ox與Cdep的串聯(lián)電容，總電容減小。隨著UGS為正且進(jìn)一步加大超過UTH時(shí)，器件進(jìn)入強(qiáng)反型層狀態(tài)，導(dǎo)電溝道出現(xiàn)，Cox基本不變。圖3-14MOS柵電容與UGS的關(guān)系曲線為了減小電容，可將一個(gè)尺寸較大的管子改為兩個(gè)尺寸較小的管子，并聯(lián)成“折疊”結(jié)構(gòu)，在W/L相同的情況下有利于減小結(jié)電容，如圖3-15所示。圖3-15“折疊”結(jié)構(gòu)可減小結(jié)電容

(a)尺寸大的MOS管;(b)折疊結(jié)構(gòu)的MOS管3.4MO