數(shù)字電子技術(shù)（第2版）課件 ch03邏輯門(mén)電路

第3章邏輯門(mén)電路電子電氣基礎(chǔ)課程規(guī)劃教材數(shù)字電子技術(shù)(第2版）01概述PARTONE實(shí)現(xiàn)基本邏輯運(yùn)算和常用邏輯運(yùn)算的單元電路通稱(chēng)為邏輯門(mén)電路，如實(shí)現(xiàn)“與”運(yùn)算的電子電路稱(chēng)為與邏輯門(mén)，簡(jiǎn)稱(chēng)與門(mén)。常用的邏輯門(mén)電路有與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等。邏輯門(mén)電路是設(shè)計(jì)數(shù)字電路系統(tǒng)的最小單元。根據(jù)制造工藝的不同，邏輯門(mén)電路有兩大類(lèi)，一類(lèi)是以晶體管為主要元件的雙極型邏輯門(mén)電路，常見(jiàn)的雙極型門(mén)電路有：①TTL門(mén)電路——晶體管-晶體管邏輯門(mén)電路；②ECL門(mén)電路一射極耦合邏輯門(mén)電路；③HTL門(mén)電路——高閾值邏輯門(mén)電路；④I2L門(mén)電路——集成注入邏輯門(mén)電路。另一類(lèi)是以MOS場(chǎng)效應(yīng)管為主要元件的MOS型邏輯門(mén)電路，常見(jiàn)的MOS型門(mén)電路有：①PMOS門(mén)電路；②NMOS門(mén)電路；③CMOS門(mén)電路。另外，根據(jù)門(mén)電路輸出端結(jié)構(gòu)的不同，又可分為基本輸出門(mén)電路，開(kāi)路輸出門(mén)電路（0C門(mén)、0D門(mén)），三態(tài)門(mén)電路（TS門(mén)）?；据攲玳T(mén)電路可以完成基本的邏輯功能；開(kāi)路輸出門(mén)電路不僅可實(shí)現(xiàn)基本的邏輯功能，還能實(shí)現(xiàn)邏輯電平之間的轉(zhuǎn)換，提高負(fù)載驅(qū)動(dòng)能力；三態(tài)門(mén)電路可實(shí)現(xiàn)基本邏輯功能，并在輸出的高、低兩種電平的基礎(chǔ)上增加了另一個(gè)狀態(tài)——高阻狀態(tài)，可用于數(shù)字系統(tǒng)中的總線連接。常用的邏輯門(mén)電路一般制作在集成電路芯片上，集成電路按集成密度的不同，可分為小規(guī)模集成電路（SSLSmallScaleIntegration）,中規(guī)模集成電路（MSI,MiddleScaleIntegration）,大規(guī)模集成電路（LSI,LargeScaleIntegration）和超大規(guī)模集成電路（VLSLVeryLargeScaleIntegration）。中小規(guī)模數(shù)字集成電路（SSI和MSI）器件，是工程應(yīng)用中實(shí)現(xiàn)數(shù)字系統(tǒng)的基本器件。隨著大規(guī)模（LSI）和超大規(guī)模集成電路（VLSI）的發(fā)展，可編程邏輯器件（ASIC、PLD）的應(yīng)用越來(lái)越廣泛?？删幊踢壿嬈骷侵笍S家提供的器件只有構(gòu)成數(shù)字邏輯電路的基本單元電路，器件的具體功能可以由用戶(hù)通過(guò)專(zhuān)門(mén)的硬件描述語(yǔ)言編程寫(xiě)入來(lái)確定。本章主要討論實(shí)現(xiàn)基本邏輯運(yùn)算和常見(jiàn)邏輯運(yùn)算的門(mén)電路，著重介紹它們的邏輯功能和外特性，對(duì)其內(nèi)部結(jié)構(gòu)只作一般性介紹。02門(mén)電路邏輯符號(hào)及其外部特性PARTTWO簡(jiǎn)單邏輯門(mén)電路1.與門(mén)實(shí)現(xiàn)與運(yùn)算邏輯功能的邏輯器件稱(chēng)為與門(mén)，每個(gè)與門(mén)有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端，兩輸入端與門(mén)的邏輯符號(hào)如圖3.2.1（a）所示。在圖3.2.1(a)中，A.3為輸入端，Y為輸出端，其輸出和輸入的電壓關(guān)系如表3.2.1所示。假定高電平弓用邏輯值1表示，低電平丘用邏輯值0表示，則與門(mén)的真值表如表3.2.2所示。與門(mén)輸出Y和輸入A、B之間的邏輯關(guān)系表達(dá)式為Y=A-B(3.2.1)簡(jiǎn)單邏輯門(mén)電路簡(jiǎn)單邏輯門(mén)電路2.或門(mén)實(shí)現(xiàn)或邏輯運(yùn)算功能的邏輯器件稱(chēng)為或門(mén)。每個(gè)或門(mén)有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端，兩輸入端或門(mén)的邏輯符號(hào)如圖3.2.1(b)所示。圖中A、B為輸入端，Y為輸出端，其輸出和輸入之間的電壓關(guān)系如表3.2.3所示。同樣假定高電平辦用邏輯值1表示，低電平丘用邏輯值0表示，則或門(mén)的真值表如表3.2.4所示?；蜷T(mén)輸岀和輸入之間的邏輯關(guān)系表達(dá)式為Y=A+B(3.2.2)簡(jiǎn)單邏輯門(mén)電路3.非門(mén)實(shí)現(xiàn)非邏輯運(yùn)算功能的邏輯器件稱(chēng)為非門(mén)，非門(mén)也稱(chēng)作反相器，每個(gè)非門(mén)有一個(gè)輸入端和一個(gè)輸出端，其邏輯符號(hào)如圖3.2.1(c)所示。圖中H為輸入端，Y為輸出端，其輸出和輸入之間的電壓關(guān)系如表3.2.5所示。同樣假定高電平丘用邏輯值1表示，低電平*用邏輯值0表示，則非門(mén)的真值表如表3.2.6所示。非門(mén)輸出和輸入之間的邏輯關(guān)系表達(dá)式為Y=A(3.2.3)簡(jiǎn)單邏輯門(mén)電路在表321、表323和表3.2.5中，高電平VH用1表示，低電平VL用0表示，則分別得到真值表3.2.2、表3.2.4和表3.2.6。輸出和輸入之間的電壓關(guān)系轉(zhuǎn)化成輸出和輸入之間的二值邏輯關(guān)系。那么，在實(shí)際的邏輯器件中，“高電平”的電壓值是多高，“低電平”的電壓值又是多低呢？對(duì)于不同類(lèi)型的邏輯門(mén)電路，“高電平"和“低電平”的電壓值各不相同。常見(jiàn)的雙極型門(mén)電路中：①TTL門(mén)電路，“高電平”的典型值為VH=3.6V,“低電平”的典型值為VL=0.4V；②ECL門(mén)電路，“高電平”的典型值為VH=0.9V,“低電平”的典型值為VH=-1.75V；③I2L門(mén)電路，“高電平”的典型值為VH=0.7V,“低電平”的典型值為VL=0.1V。簡(jiǎn)單邏輯門(mén)電路MOS型邏輯門(mén)電路的高電平和低電平的電壓值一般和電源電壓有關(guān)，在電源電壓為5V時(shí)，CMOS門(mén)電路高電平的VH=5V，低電平的VL=0V。可以看出，只有相同類(lèi)型的門(mén)電路，其電平才相匹配，不同類(lèi)型的門(mén)電路，其電平是不相匹配的，如ECL門(mén)電路的高電平電壓值比TTL門(mén)電路和I2L門(mén)電路的低電平電壓值還要低，因此，當(dāng)某一類(lèi)型的門(mén)電路的輸岀信號(hào)要作為另一類(lèi)型門(mén)電路的輸入信號(hào)時(shí)，必須在它們之間增加一種電平轉(zhuǎn)換電路，否則將出現(xiàn)錯(cuò)誤的輸出。復(fù)合邏輯門(mén)電路從理論上講，由與、或、非這3種門(mén)電路可以實(shí)現(xiàn)各種邏輯功能，但在實(shí)際應(yīng)用中人們發(fā)現(xiàn)，不論是何種制造工藝的與、或、非門(mén)在性能上都存在諸多不足，如帶負(fù)載能力弱，抗干擾能力差等。而實(shí)現(xiàn)復(fù)合邏輯的復(fù)合邏輯門(mén)電路，在帶負(fù)載能力、穩(wěn)定性和可靠性等方面都有顯著提高，所以在實(shí)際使用中我們一般會(huì)選擇復(fù)合邏輯門(mén)電路，最常用的復(fù)合邏輯門(mén)有與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等，其邏輯符號(hào)如圖3.2.2所示：復(fù)合邏輯門(mén)電路1.與非門(mén)實(shí)現(xiàn)與非運(yùn)算的邏輯電路稱(chēng)為與非門(mén)。與非門(mén)有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端，兩輸入端與非門(mén)的邏輯符號(hào)如圖3.2.2(a)所示。圖中2、3為輸入端，F(xiàn)為輸出端。假定高電平為匕=+5V，低電平為弓=0V,輸出Y和輸入Z、B的電壓關(guān)系如表3.2.7所示，高電平5V用邏輯值1表示，低電平0V用邏輯值0表示，則電壓關(guān)系轉(zhuǎn)換為二值邏輯關(guān)系的真值表如表3.2.8所示。輸出與輸入之間的邏輯關(guān)系表達(dá)式為使用與非門(mén)可實(shí)現(xiàn)任何邏輯功能的邏輯電路，因此，與非門(mén)是通用邏輯門(mén)的一種。復(fù)合邏輯門(mén)電路2.或非門(mén)實(shí)現(xiàn)或非運(yùn)算的邏輯電路稱(chēng)為或非門(mén)?；蚍情T(mén)也是一種通用邏輯門(mén)。一個(gè)或非門(mén)有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。兩輸入端或非門(mén)的邏輯符號(hào)如圖3.2.2(b)所示，圖中，A、B為輸入端，Y為輸出端。假定高電平為VH=+5V，低電平為VL=OV,輸出Y和輸入A、B的電壓關(guān)系如表3.2.9所示。其二值邏輯關(guān)系的真值表如表3.2.10所示?；蚍沁\(yùn)算的邏輯表達(dá)式為復(fù)合邏輯門(mén)電路3.與或非門(mén)實(shí)現(xiàn)與或非運(yùn)算的邏輯電路稱(chēng)為與或非門(mén)。它也是一種通用邏輯門(mén)。圖3.2.2(c)所示為與或非門(mén)的邏輯符號(hào)，高電平用邏輯值1表示，低電平用邏輯值0表示，與或非門(mén)電路輸岀Y和輸入A、B、C、D的邏輯關(guān)系的真值表如表3.2.11所示，其邏輯表達(dá)式為復(fù)合邏輯門(mén)電路4.異或門(mén)實(shí)現(xiàn)異或邏輯運(yùn)算的邏輯電路稱(chēng)為異或門(mén)。異或門(mén)有且僅有兩個(gè)輸入端，一個(gè)輸岀端。圖3.2.2(d)所示為異或門(mén)的邏輯符號(hào)，圖中，輸出丫和輸入』、3的邏輯關(guān)系的真值表如表3.2.12所示，相應(yīng)的邏輯表達(dá)式為異或運(yùn)算之后再進(jìn)行非運(yùn)算，則稱(chēng)為同或運(yùn)算，相應(yīng)的真值表如表3.2.13所示，同或運(yùn)算的邏輯表達(dá)式為正負(fù)邏輯問(wèn)題上述討論中，電子電路中的高電平和低電平分別表示為二值邏輯的1和0兩種邏輯狀態(tài)，高電平VH和低電平VL是兩個(gè)不同的可以截然區(qū)別開(kāi)來(lái)的電壓范圍。例如，在圖3.2.3中，2.4?5V范圍內(nèi)的電壓，都稱(chēng)作高電平，對(duì)應(yīng)于VH；而在0?0.8V范圍內(nèi)的電壓，都稱(chēng)作低電平，對(duì)應(yīng)于VL。正負(fù)邏輯的概念反映高電平VH和低電平VL所代表的意義，規(guī)定如下。正邏輯關(guān)系：高電平弓用邏輯值VH表示，低電平VL用邏輯值0表示。負(fù)邏輯關(guān)系：高電平VH用邏輯值0表示，低電平VL用邏輯值1表示。正負(fù)邏輯問(wèn)題正邏輯和負(fù)邏輯之間有一定的轉(zhuǎn)換關(guān)系，如表3.2.1所示與門(mén)的輸出和輸入電壓關(guān)系用負(fù)邏輯表示，則相應(yīng)的真值表如表3.2.14所示。其與表3.2.4所示兩輸入端或門(mén)真值表完全一致。同樣表3.2.3所示或門(mén)的輸出和輸入電壓關(guān)系，用負(fù)邏輯表示，相應(yīng)的真值表如表3.2.15所示，其與表3.2.2所示兩輸入端與門(mén)真值表完全一致。可以看出，正邏輯中的與門(mén)是負(fù)邏輯中的或門(mén)，正邏輯中的或門(mén)是負(fù)邏輯中的與門(mén)。本書(shū)若無(wú)特別說(shuō)明，一律釆用正邏輯關(guān)系。實(shí)際上，正、負(fù)邏輯之間的變換可以利用反演律(或稱(chēng)摩根定律)來(lái)證明。例如，有一個(gè)兩輸入端正與門(mén)，輸入為A、B,輸出為Y,則有正負(fù)邏輯問(wèn)題對(duì)式(3.2.9)兩邊同時(shí)取非，由反演律，可得在式(3.2.10)中，令顯然，Y、A、B的值取1時(shí)，而Y′、A′、B′的值為0,即正邏輯變?yōu)樨?fù)邏輯，由式(3.2.9)表示的正邏輯關(guān)系與門(mén)變成由式(3.2.12)表示的負(fù)邏輯關(guān)系或門(mén)。正負(fù)邏輯問(wèn)題圖3.2.4給出了幾種常用的正負(fù)邏輯符號(hào)的等效變換。正負(fù)邏輯問(wèn)題由圖3.2.4可知，從正邏輯符號(hào)變換成負(fù)邏輯符號(hào)時(shí)，在門(mén)電路符號(hào)輸入端和輸出端同時(shí)加小圓圈，表示反相。如果該處原來(lái)有小圓圈，按非非相消的原則，可把小圓圈刪掉。同時(shí)，將與門(mén)符號(hào)變?yōu)榛蜷T(mén)符號(hào)，或門(mén)符號(hào)變?yōu)榕c門(mén)符號(hào)，就危岀貝邏對(duì)符號(hào)。應(yīng)當(dāng)指出，在負(fù)邏輯符號(hào)中，A、B、Y取正邏輯值，A、B、Y才是負(fù)邏輯值，在正輯中小圓圈表示反相，也可表示負(fù)邏輯。利用負(fù)邏輯的表示方法，通過(guò)符號(hào)置換，給邏輯電路的分析與綜合帶來(lái)方便。下面舉例說(shuō)明。例3.2.1在圖3.2.5(a)所示三級(jí)與非門(mén)組成的邏輯電路中，試求出其邏輯表達(dá)式。正負(fù)邏輯問(wèn)題解：若直接由邏輯圖寫(xiě)出邏輯表達(dá)式，則然后，需要多次應(yīng)用反演律才可將表達(dá)式轉(zhuǎn)換成與或表達(dá)式，且演算過(guò)程復(fù)雜。如果將輸出級(jí)和奇數(shù)級(jí)上的與非門(mén)進(jìn)行置換，正與非門(mén)置換為負(fù)或非門(mén)，如圖3.2.5(b)所示。在圖3.2.5(b)中,第I級(jí)輸入端的小圓圈可與第II級(jí)輸出端的小圓圈相互抵消，即非非相消，第II級(jí)就變成了與門(mén)。第III級(jí)輸入端的小圓圈可號(hào)入變量，如原輸入量為A，小圓圈刪掉后，輸入量變?yōu)锳=A,原輸入量8、C小圓圈刪掉后，輸入量變?yōu)锽、C,如圖3.2.6所示。這樣置換后，很容易寫(xiě)出輸出表達(dá)式03典型邏輯門(mén)電路及其主要技術(shù)參數(shù)PARTTHREE在電路中，邏輯門(mén)中的高、低電平可通過(guò)電子開(kāi)關(guān)的控制來(lái)獲得，其基本原理如圖3.3.1所示，當(dāng)開(kāi)關(guān)S斷開(kāi)時(shí)，輸出電壓“u0=5V,為高電平;而當(dāng)開(kāi)關(guān)S閉合時(shí)，輸出電壓“u0=0V,為低電平。圖中開(kāi)關(guān)S是由輸入信號(hào)u1控制的電子開(kāi)關(guān)。半導(dǎo)體二極管、三極管或場(chǎng)效應(yīng)管(M0S管)都可以組成電子開(kāi)關(guān)S,如圖3.3.2所示。圖3.3.2(a)中，輸入的控制信號(hào)u1=0V(低電平)時(shí)，二極管D正向?qū)ǎ刃в趫D3.3.1中的開(kāi)關(guān)S閉合，輸出電壓“0等于二極管的正向?qū)▔航祏D，若是硅二極管，則u0=uD=0.7V(低電平)；相反，當(dāng)輸入的控制信號(hào)“uI=+5V(高電平)時(shí)，二極管處于反向截止?fàn)顟B(tài)，等價(jià)于開(kāi)關(guān)S斷開(kāi)，沒(méi)有電流通過(guò)電阻R,輸出電壓u0=VCC=5V(高電平)。圖3.3.2(b)中，輸入的控制信號(hào)uI接在三極管的基極與發(fā)射極之間，當(dāng)uI的值小于PN結(jié)閾值電壓時(shí)(如uI=0.3V),三極管工作在截止?fàn)顟B(tài)，等價(jià)于開(kāi)關(guān)S斷開(kāi)，三極管集電極電流約為零，輸出電壓u0≈VCC=5V(高電平)；相反，在輸入的控制信號(hào)uI大于PN結(jié)閾值電壓時(shí)，因電阻t取值較小，三極管的基極電流較大，從而使三極管工作在飽和狀態(tài)，等價(jià)于開(kāi)關(guān)S閉合，輸出電壓等于三極管的飽和壓降，即Wo=VCE(sat)≈0.3V,是低電平。圖3.3.2(c)中，輸入的控制信號(hào)我I接在MOS管的柵極和源極之間，當(dāng)與的值小于MOS管的開(kāi)啟電壓VGS(th)時(shí)，MOS管的漏源之間沒(méi)有導(dǎo)電溝道，其電流為零，相當(dāng)于開(kāi)關(guān)S斷開(kāi)，輸出電壓u0=5V(高電平)；反之，當(dāng)為的值大于MOS管的開(kāi)啟電壓VGS(th)時(shí)，漏源之間的導(dǎo)電溝道電阻很小，等價(jià)于開(kāi)關(guān)S的閉合，輸岀電壓u0=0V。圖3.3.2所示的幾種電子開(kāi)關(guān)電路是構(gòu)成實(shí)際邏輯門(mén)電路的基礎(chǔ)。根據(jù)上述討論，對(duì)于用不同器件來(lái)做電子開(kāi)關(guān)，低電平電壓的取值范圍及高電平電壓的取值范圍不相同，如對(duì)二極管，電壓值0V?0.7V認(rèn)為是低電平；對(duì)MOS管，電壓取值小于其開(kāi)啟電壓焰的)視為是低電平等。這是導(dǎo)致不同類(lèi)型的門(mén)電路的高、低電平相差很大的原因之一。圖3.3.3所示的高電平和低電平的取值范圍是TTL門(mén)電路(見(jiàn)本節(jié))的情況。應(yīng)當(dāng)指出，不論釆用何種類(lèi)型的電子開(kāi)關(guān)來(lái)獲得高、低電平，從控制信號(hào)uI的出現(xiàn)到輸出電壓u0的產(chǎn)生，總要經(jīng)歷(或等待)一段時(shí)間。以圖3.3.2(b)為例，設(shè)輸入的控制信號(hào)uII隨時(shí)間的變化如圖3.3.3(a)所示。因?yàn)轭?lèi)似的原因，不僅三極管構(gòu)成的電子開(kāi)關(guān)具有開(kāi)關(guān)時(shí)間，二極管、M0S管構(gòu)成的電子開(kāi)關(guān)也具有一定的開(kāi)關(guān)時(shí)間。二極管門(mén)電路1.二極管的開(kāi)關(guān)特性二極管門(mén)電路當(dāng)輸入電壓uI隨時(shí)間變化時(shí)，如果把圖3.3.4(a)中二極管看成是理想二極管，其等效的開(kāi)關(guān)也是理想開(kāi)關(guān)，在外加跳變電壓作用下，由導(dǎo)通到截止，或者由截止到導(dǎo)通，對(duì)應(yīng)的iD和uO沒(méi)有開(kāi)關(guān)時(shí)間，理想二極管的導(dǎo)通和截止都是在瞬間完成的，如圖3.3.5所示。二極管門(mén)電路但在現(xiàn)實(shí)中，理想二極管是不存在的，實(shí)際二極管由導(dǎo)通到截止需要一定的時(shí)間，因?yàn)橥饧与妷和蝗挥烧蜃優(yōu)榉聪驎r(shí)，在存儲(chǔ)電荷反向電場(chǎng)的作用下，會(huì)形成較大的反相電流，隨著存儲(chǔ)電荷的減少，反向電流會(huì)迅速衰減趨于反向飽和電流，二極管進(jìn)入截止?fàn)顟B(tài)，所需要的時(shí)間我們稱(chēng)之為開(kāi)關(guān)關(guān)閉時(shí)間婦曰二極管由截止到導(dǎo)通也需要一定的時(shí)間，當(dāng)外加電壓突然由反向變?yōu)檎驎r(shí)，由于二極管兩端電壓不能突變，電路中會(huì)產(chǎn)生瞬時(shí)大電流，在大電流的作用下，二極管會(huì)迅速導(dǎo)通，所需要的時(shí)間我們稱(chēng)之為開(kāi)關(guān)開(kāi)通時(shí)間ton，一般情況下電

，如圖3.3.6所示。二極管門(mén)電路二極管門(mén)電路二極管門(mén)電路二極管門(mén)電路(2)二極管或門(mén)圖3.3.8(a)所示是由二極管組成的或門(mén)電路，A、B、C為輸入端，Y為輸出端，圖3.3.8(b)為或門(mén)的邏輯符號(hào)。二極管門(mén)電路二極管門(mén)電路三極管邏輯非門(mén)1.三極管非門(mén)三極管邏輯非門(mén)三極管邏輯非門(mén)2.復(fù)合門(mén)電路利用圖3.3.7(a)所示的二極管與門(mén)，圖3.3.8(a)所示的二極管或門(mén)和圖3.3.9(a)所示的三極管非門(mén)的組合，可構(gòu)成復(fù)合門(mén)，這種組合除了可擴(kuò)展其邏輯功能，更主要的可通過(guò)組合來(lái)提高門(mén)電路的性能，比如，二極管門(mén)電路的帶負(fù)載能力較差，而三極管非門(mén)的帶負(fù)載能力較強(qiáng)，二極管門(mén)電路與三極管非門(mén)串接后，可提高其帶負(fù)載能力。但是，不同類(lèi)型的門(mén)電路其高電平，低電平不相匹配，簡(jiǎn)單的串接會(huì)導(dǎo)致錯(cuò)誤的結(jié)果。一般情況下，必須在兩者之間增加電平匹配電路。圖3.3.10(a)所示是由二極管與門(mén)和三極管非門(mén)串接而成的復(fù)合門(mén)電路，稱(chēng)為二極管-三極管與非門(mén)，簡(jiǎn)稱(chēng)DTL與非門(mén)，圖3.3.10(b)為相應(yīng)的邏輯符號(hào)。圖中二極管D4、D5與電阻R2組成分壓器，構(gòu)成電平匹配電路。三極管邏輯非門(mén)TTL集成邏輯門(mén)1.典型TTL邏輯門(mén)由于二極管-三極管邏輯門(mén)電路的電氣特性較差(如工作速度低)，后來(lái)發(fā)展成三極管-三極管邏輯門(mén)電路，簡(jiǎn)稱(chēng)TTL門(mén)電路，如圖3.3.11所示。TTL門(mén)電路一般分為3個(gè)部分：輸入級(jí)、中間級(jí)和輸出級(jí)。T1管和電阻&組成輸入級(jí)；T2管和電阻R2、R3組成中間級(jí)；T3、T4管和電阻R4、二極管D組成輸出級(jí)。TTL集成邏輯門(mén)與圖3.3.10(a)所示的DTL相對(duì)比，圖3.3.11中多發(fā)射極三極管T】的發(fā)射結(jié)起著輸入二極管D1、D2、D3的作用，T1的集電結(jié)代替了圖3.3.10(a)中的D4,而中間級(jí)三極管T2的發(fā)射結(jié)代替了D5,圖3.3.10(a)的三極管T,就是輸出級(jí)中的三極管T3,其集電極電阻&在圖3.3.11中用由T4和D構(gòu)成的有源負(fù)載替換，其目的是為了提高TTL門(mén)電路的帶負(fù)載能力和提高開(kāi)關(guān)速度。TTL集成邏輯門(mén)(1)TTL與非門(mén)的工作原理多發(fā)射極三極管與普通三極管相同，以圖中T1(NPN型)三極管為例，只是在P型基區(qū)制作了多個(gè)高摻雜N型區(qū)，形成了多個(gè)發(fā)射極，如圖3.3.12所示。TTL集成邏輯門(mén)下面分析圖3.3.11所示TTL與非門(mén)的邏輯關(guān)系，并估算電路中有關(guān)各點(diǎn)的電位，以得到輸出高、低電平的簡(jiǎn)單定量概念。設(shè)電源電壓Vcc=+5V,輸入信號(hào)的高、低電平分別VIH=3.6V,VIL=0.3V,三極管PN結(jié)的正向?qū)▔航禐?.7V,二極管的正向?qū)▔航禐?.7V。TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)（2）推拉輸出電路和多發(fā)射極三極管的作用推拉輸出電路的主要作用是提高帶負(fù)載能力。當(dāng)圖3.3.11所示與非門(mén)電路處于關(guān)態(tài)時(shí)，由于T4和D均處于導(dǎo)通狀態(tài)，使輸出級(jí)工作于射極輸出狀態(tài)，呈現(xiàn)低阻抗輸出；當(dāng)電路處于開(kāi)態(tài)時(shí)，由于T3處于飽和狀態(tài)，輸出電阻也是很低的。這樣，在穩(wěn)態(tài)時(shí)不論電路是開(kāi)態(tài)還是關(guān)態(tài)，均具有較低的輸出電阻，因而大大提高了帶負(fù)載能力。TTL集成邏輯門(mén)推拉輸出電路和多發(fā)射極晶體管大大提高了電路的開(kāi)關(guān)速度。首先，由于用多發(fā)射極晶體管代替了DTL電路的輸入二極管，當(dāng)電路由開(kāi)態(tài)向關(guān)態(tài)轉(zhuǎn)換時(shí)，即在全部為高電平輸入的輸入信號(hào)中，有一個(gè)或幾個(gè)突然變?yōu)榈碗娖綍r(shí)，Ti管由原來(lái)倒置工作狀態(tài)轉(zhuǎn)變?yōu)檎７糯鬆顟B(tài)，將有一個(gè)較大的集電極電流產(chǎn)生，這個(gè)電流的方向是從T2管的基極流出，恰好是T2管的反向驅(qū)動(dòng)基流，使T2管在飽和時(shí)基區(qū)的存儲(chǔ)電荷迅速消失，加速了T2管由飽和向截止的轉(zhuǎn)換。T2管的截止，使得T2管集電極電位迅速提高，T4管也由截止迅速轉(zhuǎn)為導(dǎo)通，這樣就使T3管集電極有了一個(gè)瞬時(shí)的大集電極電流，從而加速了T3管脫離飽和的速度。所以多發(fā)射極晶體管和推拉輸出電路的共同作用，大大加速了電路轉(zhuǎn)換，從而提高了電路的速度。一般TTL與非門(mén)的平均延退時(shí)間可以縮短到幾十納秒。TTL集成邏輯門(mén)2.TTL與非門(mén)的主要技術(shù)參數(shù)(1)電壓傳輸特性TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)③抗干擾能力在集成電路中，經(jīng)常以噪聲容限的數(shù)值來(lái)定量地說(shuō)明門(mén)電路的抗干擾能力。當(dāng)輸入信號(hào)為低電平時(shí)，電路應(yīng)處于穩(wěn)定的關(guān)態(tài)，在受到噪聲干擾時(shí)，電路能允許的噪聲干擾以不破壞其關(guān)態(tài)為原則。所以，輸入低電平時(shí)，允許的干擾信號(hào)不應(yīng)超過(guò)關(guān)門(mén)電平Voff。因此，在輸入低電平時(shí)，允許的干擾容限為稱(chēng)為低電平噪聲容限。同理，在輸入高電平時(shí)，為了保證穩(wěn)定在開(kāi)態(tài)，輸入高電平加上瞬態(tài)的干擾信號(hào)不應(yīng)低于開(kāi)門(mén)電平Von。因此，在輸入高電平時(shí)，允許的干擾容限為稱(chēng)為高電平噪聲容限。最后必須說(shuō)明，在一般工作條件下，影響電壓傳輸特性的主要因素是環(huán)境溫度和電源電壓。總的趨勢(shì)是，隨溫度的升高，輸出高電平和輸岀低電平都有會(huì)升高，閾值電壓片VTH卻降低。電源電壓的變化主要影響輸出高電平，一般,輸出低電平影響不大。TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)(4)TTL與非門(mén)輸出特性①高電平輸出特性TTL與非門(mén)處于關(guān)態(tài)，Y端輸出高電平，T3管截止，T4、D導(dǎo)通，有電流由電源片Vcc經(jīng)R4、T4、D流向負(fù)載門(mén)，如圖3.3.17所示，由與非門(mén)流出的電流稱(chēng)為拉電流。TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)3.集電極開(kāi)路的TTL與非門(mén)（OC門(mén)）在應(yīng)用分立元件邏輯門(mén)時(shí)，輸出端是可以直接相連接的。圖3.3.20所示為兩個(gè)反相器（非門(mén)）的輸出端直接連接的情況。當(dāng)輸入端云或者8處于高電平時(shí)，Y輸出為低電平。只有在A和B同時(shí)都處于低電平時(shí)，Y才輸出高電平。因此，其輸出與輸入的邏輯關(guān)系為也就是說(shuō)，兩個(gè)邏輯門(mén)輸出端相連，可以實(shí)現(xiàn)兩輸出相與的功能，稱(chēng)為線與。在用門(mén)電路組合各種邏輯電路時(shí)，如果能將輸出端直接并接，有時(shí)能大大簡(jiǎn)化電路。TTL集成邏輯門(mén)前面介紹的推拉式輸出結(jié)構(gòu)的TTL門(mén)電路（見(jiàn)圖3.3.11）是不能將兩個(gè)門(mén)的輸出端直接并接的。如圖3.3.21所示的連接中，如果Y1輸出為高電平，Y2輸出為低電平，因?yàn)橥评捷敵黾?jí)不論門(mén)電路處于開(kāi)態(tài)還是關(guān)態(tài)，都呈現(xiàn)低阻抗，因而將會(huì)有一個(gè)很大的負(fù)載電流流過(guò)兩個(gè)輸出級(jí)，這個(gè)相當(dāng)大的電流遠(yuǎn)遠(yuǎn)超過(guò)了正常工作電流，甚至?xí)p壞門(mén)電路。為了使TTL門(mén)電路能夠?qū)崿F(xiàn)線與，通常把輸出級(jí)改為集電極開(kāi)路的結(jié)構(gòu)，簡(jiǎn)稱(chēng)OC門(mén)，如圖3.3.22所示，其中圖3.3.22（a）為OC門(mén)電路結(jié)構(gòu)，圖3.3.22（b）為邏輯符號(hào)。TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)下面簡(jiǎn)要地介紹一個(gè)OC門(mén)外接負(fù)載電阻的計(jì)算方法。在圖3.3.24電路中，假定將n個(gè)0C門(mén)的輸出端并聯(lián)使用，負(fù)載是m個(gè)TTL與非門(mén)的輸入端。當(dāng)所有OC門(mén)同時(shí)截止時(shí)，輸岀為高電平。為保證高電平不低于規(guī)定的VOH值，顯然RL不能選得過(guò)大。據(jù)此可列出計(jì)算最大值的公式TTL集成邏輯門(mén)TTL集成邏輯門(mén)TTL集成邏輯門(mén)4.其他邏輯功能的TTL門(mén)電路TTL集成門(mén)電路，除了上面介紹的與非門(mén)，還有與門(mén)、或門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等。下面簡(jiǎn)要介紹它們的工作原理。TTL集成邏輯門(mén)TTL集成邏輯門(mén)(2)TTL與或非門(mén)將圖3.3.26或非門(mén)電路中的每個(gè)輸入端改用多發(fā)射極三極管，就得到了圖3.3.27所示的TTL與或非門(mén)電路。TTL集成邏輯門(mén)TTL集成邏輯門(mén)三態(tài)輸出門(mén)(TS門(mén))1.電路構(gòu)成三態(tài)輸出門(mén)(簡(jiǎn)稱(chēng)TS門(mén))是在普通門(mén)電路的基礎(chǔ)上增加控制電路而構(gòu)成的。圖3.3.29給出了TS門(mén)的電路結(jié)構(gòu)及邏輯符號(hào)，其中圖3.3.29(a)電路在EN=1時(shí)為正常的與非工作狀態(tài)，稱(chēng)為控制端高電平有效；而圖3.3.29(b)電路在EN=0時(shí)為正常工作狀態(tài)，故稱(chēng)為控制端低電平有效。三態(tài)輸出門(mén)(TS門(mén))2.工作原理三態(tài)輸出門(mén)(TS門(mén))三態(tài)輸出門(mén)(TS門(mén))三態(tài)輸出門(mén)(TS門(mén))MOS邏輯門(mén)MOS邏輯門(mén)MOS邏輯門(mén)2.CMOS反相器CMOS邏輯門(mén)電路是應(yīng)用較普遍的邏輯電路之一。CMOS集成電路是以增強(qiáng)型P溝道MOS管和增強(qiáng)型N溝道MOS管串聯(lián)互補(bǔ)（反相器）和并聯(lián)互補(bǔ)（傳輸門(mén)）為基本單元的組件，因此稱(chēng)為互補(bǔ)型MOS器件。（1）CMOS反相器工作原理圖3.3.34示出了CMOS反相器的結(jié)構(gòu)示意圖和電路圖，由兩個(gè)增強(qiáng)型MOS管串聯(lián)而成，其中P溝道MOS管作為負(fù)載，N溝道MOS管作為輸入管，兩個(gè)MOS管的柵極并接在一起，作為反相器的輸入端，它們的漏極串接起來(lái)，作為反相器的輸出端,P溝道MOS管的源極接。為了保證電路能正常工作，要求電源電壓VDD大于兩個(gè)MOS管的開(kāi)啟電壓的絕對(duì)值之和，即MOS邏輯門(mén)MOS邏輯門(mén)MOS邏輯門(mén)從上述分析看出，(為低電平時(shí)Tp導(dǎo)通Tn截止，氣為高電平時(shí)Tp截止Tn導(dǎo)通，Tp和Tn總是工作在一個(gè)導(dǎo)通而另一個(gè)截止的狀態(tài)，這就是所謂的互補(bǔ)狀態(tài)。工作在互補(bǔ)狀態(tài)時(shí)，無(wú)論歩為高電平還是低電平，流過(guò)兩個(gè)MOS管的電流接近于零，即電路的功耗很小(微瓦數(shù)量級(jí))，這是CMOS電路最突出的優(yōu)點(diǎn)。MOS邏輯門(mén)(2)CMOS反相器的主要特性①傳輸特性改變圖3.3.35(a)中的uI，測(cè)得相應(yīng)的u0值，即可得到“。隨歩的變化曲線(電壓傳輸特性曲線)，如圖3.3.35(b)所示。該曲線可分成3個(gè)區(qū)，即AB段、BC段和CD段。MOS邏輯門(mén)MOS邏輯門(mén)MOS邏輯門(mén)MOS邏輯門(mén)MOS邏輯門(mén)③輸入特性輸入電流七隨輸入電壓地的變化曲線，稱(chēng)為輸入(伏安)特性。MOS邏輯門(mén)MOS邏輯門(mén)④輸出特性輸出電壓u0隨輸出電流的變化曲線稱(chēng)做輸岀(伏安)特性。分兩種情況討論：a.低電平輸出特性，即U1=VIH=VDD時(shí)，Tn導(dǎo)通、Tp截止，輸