用移位寄存器設(shè)計(jì)一個(gè)串行累加器

設(shè)計(jì)一個(gè)串行累加器一、實(shí)驗(yàn)?zāi)康?．學(xué)習(xí)中規(guī)模雙向移位寄存器邏輯功能集成電路的使用方法。2．熟悉移位寄存器的應(yīng)用一一構(gòu)成串行累加器和環(huán)形計(jì)數(shù)器。二、實(shí)驗(yàn)內(nèi)容及要求用移位寄存器設(shè)計(jì)一個(gè)串行累加器。要求將已分別存于四位移位寄存器Ra和Rb中的兩個(gè)二進(jìn)制數(shù)A、B按位相加，其和存于移位寄存器Ra中。三、設(shè)計(jì)過程累加器是由移位寄存器和全加器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個(gè)輸入的數(shù)相加，并存在累加器中。串行累加器結(jié)構(gòu)框圖如圖2所示。設(shè)開始時(shí)，被加數(shù)和加數(shù)已分別存入累加寄存器和加數(shù)寄存器。進(jìn)位觸發(fā)器D已被清零。在第一個(gè)脈沖到來之前，全加器各輸入、輸出端的情況為：An＝A0，Bn＝B0，Cn-1＝0，Sn＝A0+B0+0＝S0，Cn＝C0在第一個(gè)脈沖到來之后，S0存入累加器和移位寄存器的最高位，C0存入進(jìn)位觸發(fā)器D端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)一位。全加器各輸出為：Sn＝A1+B1+C0＝S1，Cn＝C1在第二個(gè)脈沖到來之后，兩個(gè)移位寄存器中的內(nèi)容都又向右移動(dòng)一位，S1存入累加器和移位寄存器的最高位，原先存入的S0存入次高位，C1存入進(jìn)位觸發(fā)器D端，全加器各輸出為：Sn＝A2+B2+C1＝S2，Cn＝C2。。。。。。移位寄存器是具有移位功能的寄存器。移位的方向取決于移位控制端S的狀態(tài)。本實(shí)驗(yàn)用的雙向移位寄存器74LS194邏輯功能如下表1所示，引腳排列見圖1。表174LS194邏輯功能序號(hào)輸入端輸出功能清零控制信號(hào)串行時(shí)鐘CP并行Q0Q1Q2Q3CRS1S0SRSLD0D1D2D310×××××××××0000清零21××××1(0)××××Qn0Qn1Qn2Qn3不變3111××↑ABCDABCD并行輸入41011×↑××××1Qn0Qn1Qn2右移51010×↑××××0Qn0Qn1Qn26110×1↑××××Qn1Qn2Qn31左移7110×0↑××××Qn1Qn2Qn308100×××××××Qn0Qn1Qn2Qn3保持圖174LS194引腳排列圖2串行累加器結(jié)構(gòu)框圖實(shí)驗(yàn)證明，實(shí)驗(yàn)數(shù)據(jù)與設(shè)計(jì)值完全一致。設(shè)計(jì)正確。六、設(shè)計(jì)和實(shí)驗(yàn)過程的收獲與體會(huì)。1、設(shè)計(jì)過程的收獲與體會(huì)：=1\*GB3①設(shè)計(jì)前要確定是用左移還是右移法。因?yàn)檫@關(guān)系到最高位的問題。=2\*GB3②為避免延時(shí)的問題，選用的集成塊均為升沿觸發(fā)或均為降沿觸發(fā)。=3\*GB3③可用ElectronicsWorkbench進(jìn)行仿真。以驗(yàn)證設(shè)計(jì)正確與否。2、實(shí)驗(yàn)過程的收獲與體會(huì)：=1\*GB3①CC40194的CR、S1、S0端不能懸空；=2\*GB3②出現(xiàn)故障時(shí)，首先檢查電源，然后檢查CP，CR、S1、S0端的電平狀態(tài)。如不相符，則可能存在斷路現(xiàn)象。如相同，可能存在設(shè)計(jì)或接線錯(cuò)誤，或者可能器件已損壞。=3\*GB3③實(shí)驗(yàn)邏輯電路圖最好把集成塊的引腳標(biāo)上，以便