EDA課程設(shè)計(jì)方案八路呼叫器1

PAGEPAGE4太原科技大學(xué)：名字起個(gè)什么目錄TOＣ\ｏ＂1－3”＼h＼z\uHYPＥRLＩNK\l＂_Tｏc248４6148２”一、設(shè)計(jì)任務(wù)與要求?PＡGEREF_Toc２484６１482\h1HYＰＥRLINK\ｌ”＿Ｔｏc24８４61４83"二、總體框圖?PＡGＥREF_Toc24８４６1４83\h1ＨYPＥＲLINＫ\ｌ”_Toc248４6１4８4"總體框圖?PAGEREF_Ｔｏｃ２４８４6148４\h1HYPＥＲLIＮＫ\l＂_Ｔｏc２48４61485”三。選擇器件?PＡＧＥRＥF＿Tｏc2484６1485\h1HＹPERLIＮK＼l”_Ｔｏｃ2４8461486”四．功能模塊?PＡGＥREＦ_Toｃ24８461486\h２HＹPERＬIＮＫ\ｌ＂_Ｔoｃ２4８４６１４87"1.編碼器?ＰＡＧEREF_Toc2４８４6１487＼ｈ2HYＰERLIＮK\l”_Ｔoc２４84６１４８８"1.1規(guī)律符號(hào)?PAGＥREＦ＿Toｃ2４８４61488＼h2HYPＥRLＩNＫ\ｌ”_Toc248４61４８9＂１。２規(guī)律功能表 PAGＥREＦ_Ｔoc24846１４8９\h2ＨＹPERLIＮK＼l＂＿Ｔoｃ2484６1４9０”１.3規(guī)律功能?PAGEＲＥＦ_Ｔoc24８４61４90\h2HYPEＲLＩNＫ\ｌ”_Toc2４84６１４9１＂1．4VHDL程序 ＰAGEREF＿Toc248461４９１\h3ＨYＰEＲLINK＼l”_Tｏｃ２4８46１４92"1．５仿真及解析 PＡＧEREF_Toｃ24846１4９2\h３HＹPERＬＩＮK＼ｌ＂_Toｃ2484614９3”2.寄存器?PAＧEＲEＦ＿Ｔoｃ24８4６１４９3\h3HYPEＲLＩNＫ＼l＂_Toc２484６1４9４"2.1規(guī)律符號(hào)?PＡＧＥREＦ_Tｏc2484６１４94\ｈ4HYＰＥRLＩNK\ｌ＂_Toc2４846１49５”２.2規(guī)律功能表?PAGＥREＦ_Ｔｏc２48461495\h4ＨYPＥＲＬＩＮK＼ｌ＂_Toc2４84６1496＂２。3規(guī)律功能 PAGEREF_Tｏc248４６１４96＼ｈ4HＹPERLINK＼l＂_Ｔoc2４8４６149７＂2.4VHDＬ程序?PAGEＲEF_Toc2４８4６1497\h４ＨYPEＲLINK＼l＂_Toc24846１４98"2．5仿真及解析 PAGEREF＿Toc２484６1498\h5ＨＹＰERＬＩNK＼l＂_Tｏc248４6149９＂３.譯碼器?PＡGEＲEＦ＿Ｔoc２4８46149９\h5ＨＹPＥRLIＮK＼l＂_Toc2４8４６１５0０”3．1規(guī)律符號(hào) ＰAGEREＦ_Ｔｏｃ2４８46１50０＼h５HYPERLINK\ｌ"_Toｃ２48４６１５０１＂3.２規(guī)律功能?PAGEREＦ_Toc24８46１5０1＼h５HYＰERLINK＼l”_Ｔｏc248４6１502"3．3ＶHＤＬ程序?ＰAGＥＲEF_Toc2484６15０２\h6ＨYＰERLINK＼l"_Tｏc248４61５０3”3．4仿真及解析?ＰAGEＲEF_Ｔoｃ２４846１５0３＼h６HYPＥRLＩＮK＼ｌ"_Toc248４6１５0４”4．顯示電路：選用七段數(shù)碼管?ＰAGＥREF_Toc2484６1504＼h7HＹPERLINK\l＂_Toc２48４６1505”4．１規(guī)律功能表?PAGＥＲEＦ_Toc2４8461５0５\h７ＨＹPERLＩNK\l＂＿Toc２4８４6１５０6”4。2規(guī)律功能?PＡＧEＲＥF_Toc2４８46１506＼ｈ7ＨYPERLIＮＫ＼l”＿Tｏｃ２484615０7”五、總體設(shè)計(jì)電路?ＰAGERＥF_Toｃ2484６1507\ｈ8HＹPEＲLINK＼l”_Toc２４8461５０８＂總體電路原理圖 PAGERＥＦ_Ｔｏc２48461５08\h８HYPＥＲＬINK＼ｌ"＿Toc２48４6150９"管腳安排 PＡGＥＲEF_Toc２４84６１509＼h８HYPERＬＩNK\ｌ”_Ｔoc248461５1０＂仿真波形及解析?PAGＥREF_Ｔoｃ248４６1５１0\ｈ9ＨYPＥＲLＩNK\l＂＿Ｔoｃ248461511"六、心得體會(huì)?PAＧEREＦ＿Toc248４61511＼ｈ9八路呼叫器一、設(shè)計(jì)任務(wù)與要求１．當(dāng)某一路呼叫時(shí)，能顯示該路的編號(hào),編號(hào)開關(guān)與呼叫位置一一對(duì)應(yīng)２。如有一路優(yōu)先呼叫了，其他路不受影響，其他路還能連續(xù)呼叫二、總體框圖 總體框圖本設(shè)計(jì)的主要功能就是呼叫時(shí)顯示對(duì)應(yīng)的呼叫編號(hào)。例如:當(dāng)呼叫時(shí),00０00００1代表第一路呼叫，則經(jīng)過３－8編碼器,進(jìn)行二進(jìn)制轉(zhuǎn)換，變?yōu)?０1,經(jīng)過寄存器對(duì)其進(jìn)行存儲(chǔ),然后通過譯碼顯示電路,并且要用七段數(shù)碼管來顯示對(duì)應(yīng)的呼叫編號(hào),則０0１就為0110000０.即數(shù)碼管顯示數(shù)字1．呼叫成功.依據(jù)以上分析,可將整個(gè)設(shè)計(jì)分為三大主要模塊:呼叫編碼模塊,數(shù)據(jù)存儲(chǔ)模塊，呼叫信息譯碼驅(qū)動(dòng)模塊.將呼叫編號(hào)的譯碼器和存儲(chǔ)的內(nèi)設(shè)，而將顯示哪路呼叫編號(hào)的七段數(shù)碼管外接.組成的總體框圖如圖１所示:圖1總體框圖依據(jù)設(shè)計(jì)要求所知,輸入信號(hào)：八路呼叫信號(hào)，系統(tǒng)時(shí)鐘信號(hào)ＣLK。設(shè)計(jì)的輸出信號(hào)：八路呼叫成功與否的七段數(shù)碼顯示電路。本設(shè)計(jì)具有的功能：呼叫功能,存儲(chǔ)功能，數(shù)字譯碼功能，數(shù)字顯示功能.如果某一路有呼叫懇求,則該信號(hào)被送入編碼器進(jìn)行編碼,編碼輸出經(jīng)寄存器后,送入顯示電路，顯示這一路的編號(hào).三。選擇器件八路呼叫器中所用到的器件為：１、裝有QuarｔuｓⅡ軟件的計(jì)算機(jī)一臺(tái)2、一位八段數(shù)碼顯示管3、芯片:使用Alｔera公司生產(chǎn)的Ｃyclｏnｅ系列芯片，如EＰ１C１２Q2４0C8芯片4、EDA實(shí)驗(yàn)箱一個(gè)５、下載接口是數(shù)字芯片的下載接口(ＪTAＧ）,主要用于FPGA芯片的數(shù)據(jù)下載６、撥鍵開關(guān)7、時(shí)鐘源四.功能模塊1.編碼器將某一信息(輸入）變換為某一特定的代碼(輸出），把二進(jìn)制碼，按肯定的規(guī)律編排,例如８421碼,格雷碼等，使每組代碼具有特定的含義（代表某個(gè)數(shù)或掌握信號(hào)）稱為編碼,具有編碼功能的規(guī)律電路稱為編碼器。編碼器有若干個(gè)輸入,在某一時(shí)刻只有一個(gè)輸入信號(hào)被轉(zhuǎn)換為二進(jìn)制碼，例如８線-3線編碼器,有８?jìng)€(gè)輸入，３位二進(jìn)制碼輸出。由于有八路呼叫編號(hào),則選用3－8編碼器1.1規(guī)律符號(hào)圖２3-8編碼器的符號(hào)1.2規(guī)律功能表輸入輸出Ｉ0I1I２Ｉ3I4Ｉ5I６Ｉ7Y２Y1Y0１0000０0０００001００0000001001０00０0０１00０0１０00０01100０0１0０0100000０0100１01０00000１01１00００0000111１圖33－8編碼器的規(guī)律功能表1.３規(guī)律功能由圖知，使用4輸入與非門７４LS２0組成３—８線一般編碼器,其輸入接8位規(guī)律開關(guān),輸出Y2,Ｙ1，Y0接寄存器的輸入端。每個(gè)輸入信號(hào)以高電平為有效信號(hào)。1．4VHDL程序LIBRAＲYIEEE;USＥＩＥＥＥ。STＤ_LOGＩC_1１64.ALL;ＥNＴITYbm8_３ＩＳＰORＴ（I:INＳTD_LOＧIＣ_ＶECTOＲ(７DOWNＴO(shè)0);ｙ：OUTSTD_LＯＧIC_VＥCＴO(shè)R（2DOＷNTＯ0）)；ＥＮDｂm8＿３；ＡＲCHITECTUREｒt１ＯＦｂm8_3ISＢEGIＮPＲOＣESＳ（Ｉ）ＢEGINＣASＥIＩＳＷＨEＮ"00000００１＂=>ｙ＜=”0０0";WHEN＂00０0001０”=＞y＜=＂001"；ＷHEN"00０00100”=>y<="0１０";ＷHEN＂００001000”=＞ｙ〈=”０１１”；WＨＥN”0０010000"=〉y＜＝＂100＂；WＨEＮ＂001０0000＂＝〉y＜=”１0１”；WHEＮ＂0１000000"＝＞y<=”１10”;ＷHEＮ＂10０0000０”=>ｙ〈="1１1＂;WHENｏｔhers=>ｙ〈=＂０0０＂；ENDＣＡSE;EＮDPＲOCＥSＳ;EＮＤrt１；1。5仿真及解析圖43－8編碼器的仿真波形２.寄存器常用來臨時(shí)存放指令,參加運(yùn)算的數(shù)據(jù)或運(yùn)算結(jié)果等，其主要組成部分是具有記憶功能的雙穩(wěn)態(tài)觸發(fā)器，一個(gè)觸發(fā)器可存儲(chǔ)一位二進(jìn)制代碼，要存儲(chǔ)N位二進(jìn)制代碼,就得有N個(gè)觸發(fā)器。本設(shè)計(jì)選用數(shù)碼寄存器２.１規(guī)律符號(hào)圖５寄存器的符號(hào)2．2規(guī)律功能表輸入輸出CLKDQ?ＸD1Ｄ2Q1Q1圖6寄存器的規(guī)律功能表2。３規(guī)律功能數(shù)碼寄存器用于寄存一組二進(jìn)制信號(hào)。寄存器常用多個(gè)鎖存器或觸發(fā)器組成，寄存器只能寄存數(shù)字0或1。數(shù)據(jù)端D，用來輸入被寄存的二進(jìn)制信號(hào);脈沖端CＬK,在脈沖的上升沿到來時(shí)，輸出端Q隨D變化。2.4VHＤＬ程序LＩBＲARYＩEＥE；USＥＩEＥＥ.STD_LOGＩC_1164.ＡＬL；ENＴITＹjｉcｕnqiISPORT（D：IＮSTＤ＿ＬOＧIＣ_VＥＣTOＲ(2DＯＷNTO０);CＬＫ:INSTD_LＯＧＩＣ;Q：OUTＳＴD_LOGIC_ＶECＴO(shè)Ｒ（２DＯＷNTＯ0));EＮDEＮＴＩTYjｉcuｎqi；ARＣHITＥCＴUＲEARTOＦjiｃuｎqiISBEＧINPＲＯCＥＳS（CＬK)ＩＳBEGINＩF（CLK＇ＥVＥNTANＤCLK=＇1')THＥＮＱ＜=D;EＮDIＦ；ENDＰＲＯCESＳ;ENDAＲCHITECＴUＲEART；２。5仿真及解析圖７3-８編碼器的仿真波形3.譯碼器譯碼是編碼的逆過程，在編碼時(shí),每一種二進(jìn)制代碼,都給予特定的含義,即都表示了一個(gè)確定的信號(hào)或者對(duì)象，把代碼狀態(tài)的特定含義“翻譯"出來的過程叫做譯碼,實(shí)現(xiàn)譯碼操作的電路叫做譯碼器。其可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號(hào)，以表示其原來的電路。本設(shè)計(jì)選用３－８譯碼器3.1規(guī)律符號(hào)圖83—8譯碼器的符號(hào)3。2規(guī)律功能當(dāng)G1＝1,同時(shí)Ｇ２A+G2Ｂ＝0時(shí)，每一個(gè)輸出端的輸出函數(shù)Yi=ｍｉ;當(dāng)G１=1，同時(shí)G2A+Ｇ2Ｂ=0的條件不滿意時(shí),不進(jìn)行譯碼,全部輸出都是高電平。3。3VHDL程序LIＢRARＹｉｅｅe(cuò);useieeｅ．stｄ_loｇic_11６４。aｌl;usｅieeｅ．ｓtd_ｌoｇic＿ｕnsigneｄ。all；EＮTITYSEＧ６ＩSPORT（NＵＭ：ＩNstd_loｇｉc_vecｔｏr（2dｏｗnto0）;A：ＯUTstd_lｏｇic；Ｂ：ＯUTstｄ_loｇic；C:OUTstd_ｌoｇｉc；D：OUTsｔd_ｌoｇiｃ；E:OUＴstd_lｏgｉc；F：OUＴｓtｄ＿logic；G:ＯUTｓtd_logiｃ;DP：OＵＴstd＿ｌogiｃ)；ＥＮDSＥG6;ＡRCＨITECTURＥｆunＯFSEG６ＩSsignaｌleｄ:ｓtd_logｉc_veｃtor（6ｄowｎto0)；BEGIＮA＜=led(6);Ｂ<＝lｅd（５）；C<=ｌeｄ(4）；D<＝ｌed(3);Ｅ<＝leｄ（2)；F<=lｅd(1）；Ｇ〈=lｅｄ（0）；DＰ〈=＇0’；lｅd<=＂０１10０0０＂whｅnnuｍ=”001"else”11０1１01"ｗｈｅnｎum="01０”else”1１110０１＂wｈeｎnum＝”01１"else”01１００11＂wheｎnum＝"100”ｅｌｓe"1011011"ｗhennuｍ="10１”elsｅ＂1011１1１”wｈｅｎｎum=＂11０”elｓe”１11００00”wｈeｎnｕm="111"ｅｌｓe"11１１1１1"；ENＤｆun；3.４仿真及解析圖93-8譯碼器的仿真波形４．顯示電路:選用七段數(shù)碼管4．1規(guī)律功能表十進(jìn)制或功能輸入輸入輸出輸出DCBA-BI/RBOａbcdeｆg顯示012３45678000001onononｏｎｏｎonoff100011oｆfononoffｏffoｆｆｏff2０0101ｏnｏnoffonoｎoffoｎ30011１onoｎonoｎofｆoffｏn4０10０1ｏfｆoｎonoffofｆonon５01011ｏnoｆfononoffonon6０1１０1ｏｎofｆonoｎonoｎｏn70１111ｏnonｏｎoｆｆｏffoffoff８10001oｎｏnoｎｏnｏnonｏn圖１0七段數(shù)碼管的規(guī)律功能表４．2規(guī)律功能七段數(shù)碼管由發(fā)光二極管組成,又依據(jù)發(fā)光二極管的連接方式分為共陽數(shù)碼管和共陰數(shù)碼管。常用LＥＤ數(shù)碼管可以顯示的數(shù)字和字符是0、1、2、３、4、５、6、７、8。On表示亮，off表示不亮。例如，當(dāng)輸入端DCＢA分為0０1時(shí)，則a為off，ｂ為on,c為on，d為oｆｆ,e為oｆf，f為ｏff,g為ｏfｆ,七段數(shù)碼管顯示１。五、總體設(shè)計(jì)電路總體電路原理圖圖１1總體電路原理圖由圖１０所示,如果某一路有呼叫懇求,則該信號(hào)被送入３－8編碼器進(jìn)行編碼,編碼輸出經(jīng)寄存器后,送入3—８譯碼顯示電路，顯示這一路的編號(hào)。例如,當(dāng)輸入信號(hào)編碼器的輸入端Ｉ［７。.０]輸入0０００0001，代表第一路呼叫時(shí),先經(jīng)過3-8編碼器，進(jìn)行二進(jìn)制轉(zhuǎn)換成０01,經(jīng)過寄存器對(duì)其進(jìn)行存儲(chǔ)，然后通過3－7譯碼顯示電路，并且要用七段數(shù)碼管來顯示對(duì)應(yīng)的呼叫編號(hào),則001就為０1100０00．即數(shù)碼管顯示數(shù)字1.表示呼叫成功.管腳安排圖１２管腳安排本設(shè)計(jì)在實(shí)驗(yàn)箱上驗(yàn)證時(shí)，要用到EDＡ-ＶI底板的資源,又由于本設(shè)計(jì)要使用數(shù)碼管,則圖1０中的功能選擇位VGA［３。.0］為001０，對(duì)應(yīng)E-ＰＬAY—SＯPU,CＰU板上FPGA芯片EＰ1C12的功能選擇位；實(shí)驗(yàn)箱上部的8個(gè)數(shù)碼管，低8位為7位段加小數(shù)點(diǎn)選取位，選取數(shù)碼管為0，則發(fā)送總線值為1１111110，即為圖10中右上方的數(shù)碼選取位Q[7。．0］；呼叫編號(hào)為八路，對(duì)應(yīng)實(shí)驗(yàn)箱右下方的八個(gè)撥鍵開關(guān),鍵撥上表示為1,撥下表示為０。輸出信號(hào)用數(shù)碼管段信號(hào)表示，以獲得數(shù)字顯示。仿真波形及解析圖133-８譯碼器的仿真波形六、心得體會(huì)這次ＥDA課程設(shè)計(jì)歷時(shí)兩個(gè)星期,在整整兩個(gè)星期的日子里，可以說是苦多于甜，但是可以學(xué)的到很多很多的東西，同時(shí)不僅可以鞏固以前所學(xué)過的知識(shí)，而且學(xué)到了很多在