吸電流、灌電流及拉電流

-.z.吸電流、拉電流輸出、灌電流輸出拉即泄，主動輸出電流，從輸出口輸出電流；灌即充，被動輸入電流，從輸出端口流入；吸則是主動吸入電流，從輸入端口流入。吸電流和灌電流就是從芯片外電路通過引腳流入芯片的電流；區(qū)別在于吸收電流是主動的，從芯片輸入端流入的叫吸收電流。灌入電流是被動的，從輸出端流入的叫灌入電流；拉電流是數(shù)字電路輸出高電平給負載提供的輸出電流，灌電流時輸出低電平是外部給數(shù)字電路的輸入電流。這些實際就是輸入、輸出電流能力。拉電流輸出對于反向器只能輸出零點幾毫安的電流，用這種方法想驅(qū)動二極管發(fā)光是不合理的〔因發(fā)光二極管正常工作電流為5~10mA)。上、下拉電阻一、定義1、上拉就是將不確定的信號通過一個電阻嵌位在高電平！“電阻同時起限流作用〞！下拉同理！2、上拉是對器件注入電流，下拉是輸出電流3、弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分4、對于非集電極〔或漏極〕開路輸出型電路〔如普通門電路〕提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。二、拉電阻作用1、一般作單鍵觸發(fā)使用時，如果IC本身沒有接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設計要求而定！3、一般說的是I/O端口，有的可以設置，有的不可以設置，有的是置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平；C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比方：“當一個接有上拉電阻的端口設為輸入狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入〞。4、上拉電阻是用來解決總線驅(qū)動能力缺乏時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流5、接電阻就是為了防止輸入端懸空6、減弱外部電流對芯片產(chǎn)生的干擾7、保護cmos的保護二極管，一般電流不大于10mA8、通過上拉或下拉來增加或減小驅(qū)動電流9、改變電平的電位，常用在TTL-CMOS匹配10、在引腳懸空時有確定的狀態(tài)11、增加高電平輸出時的驅(qū)動能力。12、為OC門提供電流三、上拉電阻應用原則1、當TTL電路驅(qū)動S電路時，如果TTL電路輸出的高電平低于S電路的最低高電平〔一般為3。5V〕，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路“必須加上拉電阻，才能使用〞。3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。4、在S芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比擬容易承受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。8、在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。四、上拉電阻阻值選擇原則1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應當足夠??；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點，通常在1k到10k之間選取。對下拉電阻也有類似道理。對上拉電阻和下拉電阻的選擇應“結(jié)合開關管特性和下級電路的輸入特性進展設定，主要需要考慮以下幾個因素〞：1。驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強，但功耗越大，設計是應注意兩者之間的均衡。2。下級電路的驅(qū)動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適中選擇以能夠向下級電路提供足夠的電流。3。上下電平的設定。不同電路的上下電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。4。頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成“RC延遲〞，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。下拉電阻的設定的原則和上拉電阻是一樣的。例如：OC門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA，設輸出口驅(qū)動電流約500uA，標準工作電壓是5V，輸入口的上下電平門限為0。8V(低于此值為低電平)；2V(高電平門限值)。選上拉電阻時：500uA*8。4K=4。2即選大于8。4K時輸出端能下拉至0。8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動電流較大，則阻值可減小，保證下拉時能低于0。8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA，200uA*15K=3V即上拉電阻壓降為3V，輸出口可到達2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用?！咀畲髩航?最大電流、最小壓降/最小電流】S門的可參考74HC系列設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：“輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了〞〔否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了〕此外，還應注意以下幾點：A、要看輸出口驅(qū)動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。B、如果有上拉電阻那它的端口在默認值為高電平，你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，C、尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外，比方，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機來驅(qū)動，必須設置初始狀態(tài)。防止直通!驅(qū)動盡量用灌電流。----------------------------------------在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

1。電阻作用：

l接電阻就是為了防止輸入端懸空

l減弱外部電流對芯片產(chǎn)生的干擾

l保護cmos的保護二極管，一般電流不大于10mA

l上拉和下拉、限流

1。改變電平的電位，常用在TTL-CMOS匹配

2。在引腳懸空時有確定的狀態(tài)

3。增加高電平輸出時的驅(qū)動能力。

4。為OC門提供電流那要看輸出口驅(qū)動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。如果有上拉電阻那它的端口在默認值為高電平，你要控制它必須用低電平才能控制，如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外。比方，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機來驅(qū)動，必須設置初始狀態(tài)。防止直通!

電阻在選用時，選用經(jīng)過計算后與標準值最相近的一個！

P0為什么要上拉電阻原因有：

1。P0口片無上拉電阻

2。P0為I/O口工作狀態(tài)時，上方FET被關斷，從而輸出腳浮空，因此P0用于輸出線時為開漏輸出。

3。由于片無上拉電阻，上方FET又被關斷，P0輸出1時無法拉升端口電平。

P0是雙向口，其它P1，P2，P3是準雙向口。準雙向口是因為在讀外部數(shù)據(jù)時要先“準備〞一下，為什么要準備一下呢？單片機在讀準雙向口的端口時，先應給端口鎖存器賦1，目的是使FET關斷，不至于因片F(xiàn)ET導通使端口鉗制在低電平。

上下拉一般選10k！芯片的上拉/下拉電阻的作用

最常見的用途是，假設有一個三態(tài)的門帶下一級門。如果直接把三態(tài)的輸出接在下一級的輸入上，當三態(tài)的門為高阻態(tài)時，下一級的輸入就如同漂空一樣?？赡芤疬壿嫷腻e誤，對MOS電路也許是有破壞性的。所以用電阻將下一級的輸入拉高或拉低，既不影響邏輯又保正輸入不會漂空。

改變電平的電位，常用在TTL-CMOS匹配；在引腳懸空時有確定的狀態(tài)；為OC門的輸出提供電流；作為端接電阻；在試驗板上等于多了一個測試點，特別對板上表貼芯片多的更好，免得割線；嵌位；

上、下拉電阻的作用很多，比方抬高信號峰峰值，增強信號傳輸能力，防止信號遠距離傳輸時的線上反射，調(diào)節(jié)信號電平級別等等！當然還有其他的作用了具體的應用方法要看在什么場合，什么目的，至于參數(shù)更不能一概而定，要看電路其他參數(shù)而定，比方通常用在輸入腳上的上拉電阻如果是為了抬頂峰峰值，就要參考該引腳的阻來定電阻值的！另外，沒有說輸入加下拉，輸出加上拉的，有時候沒了*個目的也可能同時既有上拉又有下拉電阻的！加接地電阻－－下拉

加接電源電阻－－上拉對于漏極開路或者集電極開路輸出的器件需要加上拉電阻才可能工作。另外，普通的口，加上拉電阻可以提高抗干擾能力，但是會增加負載。

電源：+5V

普通的直立LED，

用多大的上拉電阻適宜？指教！

一般LED的電流有幾個mA就夠了，最大不超過20mA，根據(jù)這個你就應該可以算出上拉電阻值來了。

保險起見，還是讓他拉吧，(5-0.7)/10mA=400ohm，差不多吧，不放心就用2k的。【奇怪，新出了管壓0.7V的LED了嗎？據(jù)我所知好象該是1.5V左右。我看幾百歐到1K都沒太大問題，一般的片子不會衰到10mA都抗不住吧？】

下拉電阻的作用：所見不多，常見的是接到一個器件的輸入端，多作為抗干擾使用。這是由于一般的IC的輸入端懸空時易受干擾，或器件掃描時有間隙泄漏電壓而影響電路的性能。后者，我們在*批設備中曾碰到過。

上拉電阻的阻值主要是要顧及端口的低電平吸入電流的能力。例如在5V電壓下，加1K上拉電阻，將會給端口低電平狀態(tài)增加5mA的吸入電流。在端口能承受的條件下，上拉電阻小一點為好。------------------------------------------以下為BBS討論：什么時候需要用上拉電阻什么時候需要用下拉？一般要用多大的阻值呀？--------------------用上拉還是用下拉，根據(jù)你平時需要的電平。至于阻值大小，如果是一般IO口，10k左右，不要小于1k。但是如果是特殊用途的管腿，則有特殊要求。比方I2C接口的SCL和SDA線，對上拉電阻的最大最小值都有要求，要結(jié)合實際情況計算。--------------------通常在數(shù)字電路中，上拉是為了提高驅(qū)動能力。例如:集電極開路的輸出電路。就必須加上拉電阻。否則無法驅(qū)動下一級的設備。或者，上拉下拉同時使用，例如，在數(shù)據(jù)和地址總線上。是為了在沒有輸出的時候?qū)㈦娖姐Q制在一個電位。不用的空腳要下拉，防止拴鎖。--------------------1。信號需要外部的電源來提供上下電平時，需要加上拉或下拉電阻;

2。雖然系統(tǒng)能提供相應的電平，但是在不工作的狀態(tài)下，信號的狀態(tài)如果需要為高或低時，需要加上拉或下拉;

3。IC的輸出為Open-Drain時，需要外加上拉電阻。

上拉或下拉的電阻大小取決于信號的驅(qū)動能力及信號的需求。常用的有10K，100K，47K等。但有些上拉電阻或下拉電阻的大小需要靠實驗得到。--------------------電路中的上拉和下拉電阻的連接是要通過計算而得到了，根據(jù)有三:

1。驅(qū)動器件輸入電流的大小，需要在使用上拉時考慮。解決的是高電平的匹配。

2。電路速度的大小。如果傳送的數(shù)字信息速度較高，就要注意驗證線路的延遲有沒有走出信息的轉(zhuǎn)折頻率。

3。與負責端的輸入輸出電流能力有關，需要驗證能否承受。--------------------上拉電阻和下拉電阻之所以需要，是為了給不匹配電流接口提供額外的電流通路，具體講，驅(qū)動方輸出電流小于負載方的吸入電流時加上拉電阻，以提供額外的電流供給；驅(qū)動方吸入電流小于負載方的灌出電流時加下拉電阻，以提供額外的電流泄放回路；上拉電阻和下拉電阻帶來的附加效應是在接口無驅(qū)動時有一個固定電平〔該特點常常被用固定口線初始及空閑時的狀態(tài)〕。阻值的選取要根據(jù)流過電流小的一方的允許電流來計算，以不超過其允許值〔器件手冊有〕的80%為限〔考慮電源波動時也不應超過其口線允許值〕。--------------------上拉電阻取值，要考慮到吸入電流與扇出電流及信號傳送速度，在高速電路中應取小些，防止線路分布電容影響--------------------我覺得上拉跟下拉電阻分兩種來說，一種是必須加的，如按鍵采集，另一種就是加可以不加對電路原理的實現(xiàn)也沒什么影響的，這類電阻主要作用就是增強系統(tǒng)的抗干擾性能，取值一般1mA左右就OK了------------------------------------------高阻態(tài)：高阻態(tài)就是只有電容效應，沒有電阻效應；阻抗很高很高，相當于斷開；----我認為如果對于IC的輸入信號而言。高阻態(tài)是介于高電平和低電平中間的輸入電壓，IC即不能準確的把它判為0，也不能把它判為1，此時的IC輸出狀態(tài)不定〔如果對IC輸入0和1時，IC的輸出信號不同的話〕，即可能出錯。

對IC的輸出信號而言，如果它是高阻態(tài)輸出，它就表現(xiàn)為一個很高的阻抗，可以把它認為是斷開狀態(tài)----高阻態(tài)，指的是電路的一種輸出狀態(tài)，既不是高電平也不是低電平，如果高阻態(tài)再輸入下一級電路的話，對下級電路無任何影響，和沒接一樣，如果用萬用表測的話有可能是高電平也有可能是低電平，隨它后面接的東西定。

高阻態(tài)的實質(zhì)：電路分析時高阻態(tài)可做開路理解。你可以把它看作輸出〔輸入〕電阻非常大。他的極限可以認為懸空。也就是說理論上高阻態(tài)不是懸空，它是對地或?qū)﹄娫措娮铇O大的狀態(tài)。而實際應用上與引腳的懸空幾是一樣的。典型應用：

1、在總線連接的構(gòu)造上?？偩€上掛有多個設備，設備于總線以高阻的形式連接。這樣在設備不占用總線時自動釋放總線，以方便其他設備獲得總線的使用權(quán)。

2、大局