試驗(yàn)五正弦信號(hào)發(fā)生器設(shè)計(jì)原理 信號(hào)發(fā)生器正弦波(5篇)

本文格式為Word版，下載可任意編輯——試驗(yàn)五正弦信號(hào)發(fā)生器設(shè)計(jì)原理信號(hào)發(fā)生器正弦波(5篇)無(wú)論是身處學(xué)校還是步入社會(huì)，大家都嘗試過(guò)寫作吧，借助寫作也可以提高我們的語(yǔ)言組織能力。那么我們?cè)撊绾螌懸黄^為完美的范文呢？這里我整理了一些優(yōu)秀的范文，希望對(duì)大家有所幫助，下面我們就來(lái)了解一下吧。

試驗(yàn)五正弦信號(hào)發(fā)生器設(shè)計(jì)原理信號(hào)發(fā)生器正弦波篇一

一、試驗(yàn)?zāi)康?.進(jìn)一步熟悉quatus軟件的使用方法；

2.把握規(guī)律分析儀的使用方法；

3.把握l(shuí)pm-rom的使用方法；

二、試驗(yàn)內(nèi)容

定制lpm-rom模塊，并利用其設(shè)計(jì)一個(gè)簡(jiǎn)易的正弦信號(hào)發(fā)生器，該信號(hào)發(fā)生器由以下三部分組成：

（1）計(jì)數(shù)器或地址信號(hào)發(fā)生器；

（2）正弦信號(hào)數(shù)據(jù)存儲(chǔ)器rom（6位地址線，8位數(shù)據(jù)線），含有128個(gè)8位波形數(shù)據(jù)（一個(gè)正弦波形周期）。

（3）vhdl頂層程序設(shè)計(jì)

注意：本試驗(yàn)中未給正弦信號(hào)波形接d/a轉(zhuǎn)換器，因而采用規(guī)律分析儀進(jìn)行觀測(cè)，具體觀測(cè)方法見教材208頁(yè)。

本試驗(yàn)中待測(cè)信號(hào)為ar和q。時(shí)鐘選擇clk；時(shí)能信號(hào)為en，高電平觸發(fā)。

三、試驗(yàn)記錄

語(yǔ)言程序

2.仿真波形

3.規(guī)律分析儀觀測(cè)結(jié)果。

四、問(wèn)題探討

1.總結(jié)宏功能模塊的應(yīng)用環(huán)境，可實(shí)現(xiàn)哪些設(shè)計(jì)？

2.設(shè)計(jì)一個(gè)方波生成器。

試驗(yàn)五正弦信號(hào)發(fā)生器設(shè)計(jì)原理信號(hào)發(fā)生器正弦波篇二

vhdl試驗(yàn)四:函數(shù)信號(hào)發(fā)生器設(shè)計(jì)

設(shè)計(jì)要求:設(shè)計(jì)一個(gè)函數(shù)信號(hào)發(fā)生器,能產(chǎn)生方波,三角波,正弦波,階梯波。設(shè)計(jì)概述:信號(hào)的輸出實(shí)質(zhì)上是指電壓幅度隨時(shí)間的變化。根據(jù)這個(gè)原理我們就可以設(shè)計(jì)函數(shù)信號(hào)發(fā)生器了。fpga里面產(chǎn)生的數(shù)據(jù)只能是數(shù)字信號(hào),最終我們通過(guò)連接8bit的da轉(zhuǎn)換器就能將數(shù)字信號(hào)轉(zhuǎn)換成電壓信號(hào),從而實(shí)現(xiàn)了信號(hào)發(fā)生器的功能。

本設(shè)計(jì)有5個(gè)模塊組成,其中有:方波發(fā)生器,三角波發(fā)生器,正弦波發(fā)生器,階梯波發(fā)生器,4選1選擇器。下面是我設(shè)計(jì)的整個(gè)過(guò)程:方波發(fā)生器:實(shí)質(zhì)上是一段時(shí)間輸出0,一段時(shí)間輸出255的數(shù)字信號(hào),當(dāng)然這有8位的通道輸出。

程序設(shè)計(jì)如下:--工程名:方波發(fā)生器

--功能:產(chǎn)生方波,是通過(guò)交替送出全0和全1實(shí)現(xiàn)的,每32個(gè)時(shí)鐘翻轉(zhuǎn)一次--時(shí)間:2023-12-17libraryieee;use;use;use;entitysqaureisport(clk,clr:instd_logic;

q:outintegerrange0to255;endentity;architecturebehavofsqaureissignala:bit;beginprocess(clk,clr--計(jì)數(shù)分頻variablecnt:integerrange0to32;beginif(clr='0'thenaddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddnull;endcase;endif;endprocess;endbehav;階梯波發(fā)生器:實(shí)質(zhì)上是一個(gè)直線遞增的數(shù)字信號(hào)輸出而已,和三角波發(fā)生沒(méi)有什么區(qū)別。

--工程名:階梯波信號(hào)發(fā)生器

--功能:改變?cè)撃K遞增的常數(shù),可以改變階梯的個(gè)數(shù)--時(shí)間:2023-12-17libraryieee;use;use;

use;entityladder1isport(clk:instd_logic;--時(shí)鐘信號(hào)rst:instd_logic;--復(fù)位信號(hào)

q:outstd_logic_vector(7downto0;--輸出信號(hào)endentity;architecturebehavofladder1isbeginprocess(clk,rstvariabletmp:std_logic_vector(7downto0;variablea:std_logic;beginif(rst='0'then--復(fù)位tmp:=“00000000〞;elsifclk'eventandclk='1'thenifa='0'theniftmp=“11111111〞thentmp:=“00000000〞;a:='1';

elsetmp:=tmp+16;--以常數(shù)遞增a:='1';endif;elsea:='0';endif;endif;qqqqqk,en=>en,reset=>reset,clk=>clk,out1=>s1);

u1:reg1portmap(d=>s1,clk=>clk,q=>s1);

u2:romportmap(addr=>s2,clk=>clk,outp=>s3);

u3:reg2portmap(d=>s3,clk=>clk,q=>q);endarchitecturebehave;

正弦查找表libraryieee;use;use;use;entityromisport(addr:instd_logic_vector(6downto0);clk:instd_logic;outp:outsigned(7downto0));endentityrom;architectureartofromisbeginprocess(clk)isbeginif(clk'eventandclk='1')thencaseaddriswhen“0000000〞=>outpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutp