基于fgpa的大功率電器智能識(shí)別系統(tǒng)的設(shè)計(jì)

基于fgpa的大功率電器智能識(shí)別系統(tǒng)的設(shè)計(jì)

0學(xué)生用電管理不當(dāng)也會(huì)導(dǎo)致電資產(chǎn)損失,造成巨大的資隨著人們生活水平的提高，各種大型設(shè)備（如加濕器、烤箱、空調(diào)、電爐、加熱洗脫器等）悄然進(jìn)入中國(guó)，導(dǎo)致能耗管理變得越來(lái)越困難。學(xué)校公寓由于學(xué)生人數(shù)多,人口密度大,如果對(duì)學(xué)生用電管理不當(dāng),不僅會(huì)造成電能源的大量損耗,甚至引起火災(zāi),造成巨大的經(jīng)濟(jì)損失,以及人員傷亡。針對(duì)以上問(wèn)題,目前一般做法是限時(shí)送電或在室內(nèi)安裝限流器,但是裝了限流器后,限制了大功率電器的使用,同時(shí)也影響了電腦等常規(guī)電器的使用,這樣達(dá)不到合理管理的目的。本文設(shè)計(jì)了一種基于FPGA(fieldprogrammablegatearray)的大功率檢測(cè)器,通過(guò)檢測(cè)用電器的瞬時(shí)功率,判斷用電器是否為大功率用電器(禁用電器),并控制其電源的通斷,從而實(shí)現(xiàn)對(duì)公寓內(nèi)大功率用電器的有效管理。1系統(tǒng)硬件電路設(shè)計(jì)和實(shí)現(xiàn)1.1ad8001、數(shù)據(jù)顯示模塊本系統(tǒng)將ALTERA公司生產(chǎn)的EP3C20作為主控制器模塊,外圍電路由保護(hù)模塊、數(shù)據(jù)檢測(cè)模塊、A/D轉(zhuǎn)換模塊(AD7701)、數(shù)據(jù)顯示模塊以及數(shù)據(jù)傳輸模塊(RS485)組成,如圖1所示。其中,主控制模塊完成數(shù)據(jù)處理、數(shù)據(jù)顯示和通信控制功能;保護(hù)模塊完成短路保護(hù)功能;數(shù)據(jù)檢測(cè)模塊完成對(duì)負(fù)載用電回路功率采集的功能;系統(tǒng)通過(guò)繼電器的通斷開(kāi)控制回路的通斷,當(dāng)用電器功率大于設(shè)定值時(shí),繼電器斷開(kāi),切斷用電器的電源,該控制實(shí)現(xiàn)簡(jiǎn)單,易于開(kāi)發(fā)。1.2視在功率檢測(cè)方法用電器功率有視在功率S、有功功率P與無(wú)功功率Q之分,其中,有功功率指的是元件消耗的能量;無(wú)功功率指的是元件與能量的交換;視在功率反映了電路提供的最大能量。本系統(tǒng)主要是為了保護(hù)供電線路的安全,考慮的是傳輸線路的總負(fù)荷,因此,檢測(cè)用電器的視在功率。對(duì)視在功率的檢測(cè)最常用的方法主要有3種:1)通過(guò)測(cè)量用電器兩端的電壓和通過(guò)用電器的電流,計(jì)算得S=UI;2)通過(guò)測(cè)量用電器的電流和用電器的電阻,計(jì)算得S=I2R;3)通過(guò)測(cè)量用電器兩端的電壓和用電器的電阻,計(jì)算得S=U2/R。如要快速測(cè)出不同用電器的電阻,同時(shí)測(cè)得其電流或電壓值,在同一電路中是很難實(shí)現(xiàn)的,因此,本系統(tǒng)采用第一種方案。由霍爾電流傳感器測(cè)出被測(cè)對(duì)象的電流值,電壓傳感器測(cè)出電壓值,再由主控器FPGA將2個(gè)數(shù)值相乘,得到功率值。該測(cè)試實(shí)物如圖2所示。2系統(tǒng)控制方法的分析本文對(duì)數(shù)據(jù)的處理主要包括2方面:1)如何檢測(cè)用電器的功率;2)如何判斷公寓內(nèi)是否使用大功率用電器。2.1乘法器的選擇在主控器FPGA中,可通過(guò)一個(gè)多位數(shù)字乘法器,將采集到的電壓和電流值相乘,即可得到用電器的功率。乘法器可采用各種不同的設(shè)計(jì)技巧,綜合后的電路亦有不同的執(zhí)行效能。常用的乘法器有移位乘法器、定點(diǎn)乘法器及布斯(Booth)乘法器。不帶符號(hào)的8位乘法器若采用連加方式,則最差情況需要28-1次加法才能完成計(jì)算;而移位乘法器則最多需要8次即可完成乘法計(jì)算。移位乘法器是通過(guò)逐項(xiàng)移位相加原理實(shí)現(xiàn),從被乘數(shù)的最低位開(kāi)始,第n位若為1,則乘數(shù)左移n位,再與上一次的和相加;若為0,乘數(shù)左移n位后以全零相加,直至被乘數(shù)的最高位。因此,最多判斷8次即可獲得2個(gè)數(shù)的乘積。2.2聯(lián)合社電子鼻識(shí)別對(duì)公寓大功率用電器的識(shí)別,可通過(guò)不停檢測(cè)每間宿舍的總功率,若在某時(shí)刻總功率突然增加(ΔP)較大,則表明該宿舍啟動(dòng)了大功率電器,從而切斷該宿舍電源。因此,本文采用乒乓控制法。宿舍可以使用的電器僅局限于普通充電器、電風(fēng)扇以及電腦等。臺(tái)式電腦的功率一般在350W左右,閾值的大小可設(shè)定在450W左右。通過(guò)一個(gè)16位數(shù)據(jù)比較器對(duì)采集的瞬時(shí)功率與設(shè)定值進(jìn)行比較,即可實(shí)現(xiàn)對(duì)大功率用電器的識(shí)別。該系統(tǒng)精度高達(dá)0.1%,對(duì)于大功率的比較,完全滿足實(shí)際要求。3fpga控制器在數(shù)字組成中的應(yīng)用隨著微電子技術(shù)不斷發(fā)展,FPGA技術(shù)取得了飛速發(fā)展。由于其具有集成度高,工作速度快和可現(xiàn)場(chǎng)編程等特點(diǎn),因此,在數(shù)字信號(hào)處理中得到了廣泛應(yīng)用。在本系統(tǒng)中,FPGA控制器主要完成對(duì)A/D轉(zhuǎn)換器控制、功率采集、大功率電器的識(shí)別、數(shù)據(jù)顯示以及數(shù)據(jù)傳輸?shù)裙δ?。系統(tǒng)控制電路框圖如圖3所示。1變量時(shí)信號(hào)的相關(guān)設(shè)備或者在使用上可實(shí)行不同工區(qū)的時(shí)鐘信號(hào)以drdy、cl東南角該模塊的主要功能是完成模/數(shù)變換,將傳感器采集到的電壓與電流值轉(zhuǎn)換成數(shù)字量。系統(tǒng)采用美國(guó)Analog公司生產(chǎn)的AD7701作為A/D轉(zhuǎn)換芯片,因其具有功耗低、精度高、抗干擾能力強(qiáng)等特點(diǎn),被廣泛應(yīng)用于儀器儀表、參數(shù)檢測(cè)、數(shù)據(jù)采集等設(shè)備中。CS為片選端,低電平有效,可由FPGA對(duì)時(shí)鐘信號(hào)分頻得到;SCLK為串行時(shí)鐘端,由FPGA對(duì)時(shí)鐘信號(hào)進(jìn)行分頻與PWM(pulsewidthmodulation)處理后得到;DRDY為數(shù)據(jù)準(zhǔn)備端,數(shù)據(jù)寄存器數(shù)據(jù)準(zhǔn)備好時(shí)為低電平,數(shù)據(jù)傳送完畢后為高電平,可作為數(shù)據(jù)是否傳輸完畢的控制信號(hào);CLKIN為主時(shí)鐘信號(hào)(4MHz)輸入端,可由FPGA對(duì)時(shí)鐘信號(hào)經(jīng)10分頻得到;SDADT為串行數(shù)據(jù)輸出端,將轉(zhuǎn)換后的數(shù)據(jù)以串行通信的方式輸出,當(dāng)FPGA給AD7701的CS端第一個(gè)下降沿時(shí),AD7701開(kāi)始發(fā)送第一幀A/D轉(zhuǎn)換數(shù)據(jù)(高8位DB8~DB15),低位在前,當(dāng)給CS端第二個(gè)下降沿時(shí),AD7701輸出第二幀8位數(shù)據(jù)(低8位DB0~DB7)。2sdadt輸出本模塊為一個(gè)8位串/并轉(zhuǎn)換器,將AD7701串行數(shù)據(jù)輸出端SDADT輸出的數(shù)據(jù),分2次轉(zhuǎn)換成16位并行數(shù)據(jù)輸入到乘法電路中。其中第一次為高8位數(shù)據(jù),第二次為低8位數(shù)據(jù)。3功率閾值對(duì)輸出低電平比較器控制電路是實(shí)現(xiàn)乒乓控制法的關(guān)鍵部件。將乘法器輸出的數(shù)據(jù)與設(shè)定功率閾值進(jìn)行比較,當(dāng)用電器工作的瞬時(shí)功率小于或等于設(shè)定功率時(shí),輸出低電平;否則,輸出高電平,并通過(guò)系統(tǒng)執(zhí)行部件,切斷用電器工作電源,實(shí)現(xiàn)對(duì)大功率電器的智能控制。41法律執(zhí)行電路模塊傳感器采集的電壓與電流,經(jīng)信號(hào)調(diào)理后輸入到乘法器中,通過(guò)乘法電路實(shí)現(xiàn)兩者相乘,從而得到用電器的功率。5fpga信號(hào)控制策略系統(tǒng)采用MCD12864作為顯示器模塊,主要顯示用電器的工作電壓、電流、功率及當(dāng)前的工作狀態(tài)。其中,E為使能信號(hào)控制端;R/W為讀/寫操作控制端,當(dāng)FPGA輸出高電平時(shí)進(jìn)行讀操作,輸出低電平時(shí)進(jìn)行寫操作;RS為寄存器選擇控制,高電平為數(shù)據(jù),低電平為指令;DB7-0為數(shù)據(jù)總線。6數(shù)據(jù)傳輸模塊RS485接口芯片已被廣泛應(yīng)用于工業(yè)控制、儀器、儀表、多媒體網(wǎng)絡(luò)、機(jī)電一體化產(chǎn)品等諸多領(lǐng)域。系統(tǒng)采用MAX1483芯片作為數(shù)據(jù)傳輸模塊,將采集的功率傳輸?shù)缴衔粰C(jī),可實(shí)現(xiàn)對(duì)用電器的遠(yuǎn)程監(jiān)控。RO為接收器輸出控制端;RE為接收器輸出使能,低電平有效;DI為發(fā)送器輸入端;DE為發(fā)送器輸出使能控制端。4模擬f4.1fsclp時(shí)序仿真由文獻(xiàn)可知:fSCLK=5MHz,SCLK高電平脈沖寬度t11≥35ns,SCLK低電平脈沖寬度t12≥160ns,數(shù)據(jù)以fout=4kHz速率更新16位數(shù)據(jù)輸出寄存器的內(nèi)容。因此,SCLK時(shí)鐘信號(hào)可由EP3C時(shí)鐘(40MHz)經(jīng)8分頻,得到fSCLK=5MHz。為簡(jiǎn)化脈寬調(diào)制器的設(shè)計(jì),取占空比為1∶3(即2∶6),此時(shí)t11=80ns,t12=160ns。采用VHDL(very-high-speedintegratedcircuithardwaredescriptionlanguage)語(yǔ)言實(shí)現(xiàn)分頻器的設(shè)計(jì),F_SCLK時(shí)序仿真如圖4所示。從圖中可以看出,設(shè)計(jì)完全符合要求。4.28位移乘法器時(shí)序仿真根據(jù)乘法器原理與二進(jìn)制法原理分析可得,整個(gè)乘法器系統(tǒng)包括計(jì)數(shù)模塊、乘法移位模塊、被乘數(shù)輸入模塊、二進(jìn)制加法模塊和乘積寄存器模塊等構(gòu)成。移位乘法器采用模塊化設(shè)計(jì),先用VDHL語(yǔ)言實(shí)現(xiàn)各模塊的邏輯功能,并生成相應(yīng)的元件,在頂層把功能模塊連接成如圖5所示電路,編譯后仿真,可得圖6所示波形。圖6是使用QuartusⅡ8.0對(duì)移位乘法器進(jìn)行時(shí)序仿真的結(jié)果。a,b,p均采用十六進(jìn)制,由圖可以看出,輸入a=05,b=05時(shí),乘積輸出p應(yīng)為5×5=25,實(shí)際仿真輸出為0019H即25,這說(shuō)明仿真結(jié)果是正確的。4.3有限狀態(tài)轉(zhuǎn)換運(yùn)用原理圖輸入的設(shè)計(jì)方法是,將各單元模塊所生成的元件在頂層按圖3的方式連接,即可構(gòu)成整個(gè)系統(tǒng)的硬件原理圖。該系統(tǒng)以Alter公司生產(chǎn)的EP3C25E1448CN為主控制器,整個(gè)系統(tǒng)主要包括初始狀態(tài)(initialization)、數(shù)據(jù)采集狀態(tài)(data_sample)、數(shù)據(jù)處理狀態(tài)(data_processing)、RS485傳輸狀態(tài)(RS485_transfers)、數(shù)據(jù)顯示狀態(tài)(data_display)5種狀態(tài),因此,可以利用有限狀態(tài)機(jī)的設(shè)計(jì)方案來(lái)實(shí)現(xiàn)。其狀態(tài)轉(zhuǎn)換如圖7所示。通過(guò)開(kāi)發(fā)工具QuartusⅡ8.0對(duì)各個(gè)模塊的VHDL源程序及頂層電路進(jìn)行編譯、邏輯綜合,電路的糾錯(cuò)、驗(yàn)證、自動(dòng)布局布線及仿真等各種測(cè)試,最終將設(shè)計(jì)編譯的數(shù)據(jù)下載到芯片中即可。5測(cè)試數(shù)據(jù)分析在圖2的基礎(chǔ)上,外接MCD12864顯示模塊,得到本系統(tǒng)的整個(gè)硬件電路,再將不同的用電器接到圖中的插線板上進(jìn)行測(cè)試。表1為一組測(cè)試數(shù)據(jù)。由測(cè)試數(shù)據(jù)可看出,系統(tǒng)存在一定的誤差。引