第二章ARM微處理器硬件結(jié)構(gòu)課件

第二章ARM微處理器硬件結(jié)構(gòu)山東大學(xué)精品課程嵌入式系統(tǒng)原理與接口技術(shù)主編：賈智平張瑞華清華大學(xué)出版社內(nèi)容提要ARM

存

儲系統(tǒng)機制ARM處理器模式及內(nèi)部寄存器ARM處理器結(jié)構(gòu)和技術(shù)特征計算機體系結(jié)構(gòu)2計算機體系結(jié)構(gòu)計算機中，按內(nèi)存的組成分兩種典型的結(jié)構(gòu)：1.馮·諾依曼結(jié)構(gòu)/普林斯頓結(jié)構(gòu)

3馮·諾依曼體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2結(jié)構(gòu)特點：1、指令和數(shù)據(jù)存儲在相同的內(nèi)存空間，但存儲地址不同。2、處理器利用相同的總線處理內(nèi)存中的指令和數(shù)據(jù)，指令和數(shù)據(jù)具有相同的數(shù)據(jù)寬度，指令與數(shù)據(jù)無法同時存取。ARM7嵌入式微處理器亦采用此結(jié)構(gòu)4哈佛體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出CPU程序存儲器指令0指令1指令2數(shù)據(jù)存儲器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)結(jié)構(gòu)特點：1、指令存儲和數(shù)據(jù)存儲分開，指令和數(shù)據(jù)分別位于不同的存儲空間。2、指令與數(shù)據(jù)的存取采用不同總線，取指令和存取數(shù)據(jù)可同時進行，微處理器具有較高的執(zhí)行效率。數(shù)字信號處理器DSP通常采用哈佛結(jié)構(gòu)，ARM9嵌入式微處理器亦采用此結(jié)構(gòu)。5第2章ARM微處理器硬件結(jié)構(gòu)12計

算

機

體

系

結(jié)

構(gòu)

ARM處理器結(jié)構(gòu)和技術(shù)特征ARM處理器模式及內(nèi)部寄存器

34ARM

存

儲系統(tǒng)機制6ARM公司簡介成立于1990年11月前身為Acorn計算機公司AdvanceRISCMachine(ARM)主要設(shè)計ARM系列RISC處理器內(nèi)核授權(quán)ARM內(nèi)核給生產(chǎn)和銷售半導(dǎo)體的合作伙伴ARM公司不生產(chǎn)芯片IP(IntelligenceProperty)另外也提供基于ARM架構(gòu)的開發(fā)設(shè)計技術(shù)軟件工具,評估板,調(diào)試工具,應(yīng)用軟件,總線架構(gòu),外圍設(shè)備單元，等等7ARM授權(quán)費IPARM創(chuàng)造和設(shè)計IPPartner產(chǎn)品，例如：芯片Partner把ARMIP和其他IP集成進產(chǎn)品OEMCustomer版權(quán)費單價OEM用來自ARMPartner的芯片設(shè)計制造最終用戶產(chǎn)品業(yè)務(wù)拓展

/市場格局ARM的業(yè)務(wù)模型8

ARM簡介將技術(shù)授權(quán)給其它芯片廠商形成各具特色的ARM芯片...9ARM處理器內(nèi)核(簡稱ARM核)所謂ARM核就是傳統(tǒng)意義上的微處理器，目前ARM公司共推出了7個ARM版本，這些版本的變化主要體現(xiàn)在內(nèi)核的變化和內(nèi)核的擴展。

ARM核=ALU+CU+R+內(nèi)部總線主要包括：1、算術(shù)邏輯部件2、控制部件3、寄存器組4、內(nèi)部總線。算術(shù)邏輯單元寄存器控制單元微處理器存儲器輸入輸出10ARM簡介ARM處理器的應(yīng)用當(dāng)前主要應(yīng)用于消費類電子領(lǐng)域；到目前為止，基于ARM技術(shù)的微處理器應(yīng)用約占據(jù)了32位嵌入式微處理器75％以上的市場份額全球80%的GSM/3G手機、99%的CDMA手機以及絕大多數(shù)PDA產(chǎn)品均采用ARM體系的嵌入式處理器，“掌上計算”相關(guān)的所有領(lǐng)域皆為其所主宰。ARM技術(shù)正在逐步滲入到我們生活的各個方面。11ARM簡介ARM體系結(jié)構(gòu)

ARM處理器為RISC芯片，其簡單的結(jié)構(gòu)使ARM內(nèi)核非常小，這使得器件的功耗也非常低。它具有經(jīng)典RISC的特點：大的、統(tǒng)一的寄存器文件；裝載/保存結(jié)構(gòu)，數(shù)據(jù)處理操作只針對寄存器的內(nèi)容，而不直接對存儲器進行操作；簡單的尋址模式;統(tǒng)一和固定長度的指令域，簡化了指令的譯碼，便于指令流水線設(shè)計。12ARM體系結(jié)構(gòu)版本ARM體系結(jié)構(gòu)共定義了7個版本，版本號分別為1-7。同時，各版本中還有一些變種，這里將某些特定功能稱為ARM體系的某種變種(variant)

ARM體系結(jié)構(gòu)版本的變化主要體現(xiàn)為增加ARM核外圍的組件以改善ARM性能和增加內(nèi)核的功能。硬件ARM核外圍的組件擴展：1、cache和緊耦合存儲器TCM（片上RAM）2、存儲管理部件 MMU3、協(xié)處理器（配置cache、TCM和存儲管理）13ARM核的擴充功能：1、T變種:Thumb指令集2、M變種:增加64位長乘法指令3、E變種:增強型DSP指令,E變種的ARM體系增加了一些增強處理器對典型的DSP算法處理能力的附加指令。4、J變種:java加速器Jazelle提供了Java加速功能，使得Java代碼的運行速度比普通的Java虛擬機提高了8倍。

5、SIMD變種（單指令流多數(shù)據(jù)流）:ARM媒體功能擴展,

ARM媒體功能擴展SIMD技術(shù)極大地提高了嵌入式應(yīng)用系統(tǒng)的音頻和視頻處理能力，可使微處理器的音頻和視頻處理性能提高4倍。14ARM簡介各ARM體系結(jié)構(gòu)版本ARM體系結(jié)構(gòu)從最初開發(fā)到現(xiàn)在有了很大的改進，并仍在完善和發(fā)展。為了清楚的表達每個ARM應(yīng)用實例所使用的指令集，ARM公司定義了7種主要的ARM指令集體系結(jié)構(gòu)版本，以版本號V1～V7表示。15ARM體系結(jié)構(gòu)版本ARM體系結(jié)構(gòu)版本V1-V7（自學(xué)）主要是：尋址能力提高、增加不同的指令增加不同的硬件處理部件在不同的版本,有不同應(yīng)用的處理芯片ARMv7定義了3種不同的處理器配置（processorprofiles）:

ProfileA是面向復(fù)雜、基于虛擬內(nèi)存的OS和應(yīng)用；ProfileR是針對實時系統(tǒng)；ProfileM是針對低成本應(yīng)用的系統(tǒng)。

16ARM處理器的分類結(jié)構(gòu)體系版本（Architecture）ARMv4TARMv5TEARMv6ARMCortex(v7)

ProcessorFamilyARM7ARM9ARM10ARM11ARMCortex17ARM各系列處理器（作資料了解）

ARM公司開發(fā)了很多系列的ARM處理器核，目前最新的系列已經(jīng)是ARM11了，而ARM6核以及更早的系列已經(jīng)很罕見了。目前應(yīng)用比較廣泛的系列是：ARM7ARM9ARM9EARM10ARM11SecurCoreCortexXscale18ARM命名規(guī)則1、基于ARMArchitecture的版本命名規(guī)則|ARM

Vn

|variants

|x（variants）

|

Vn

n--指令集版本號，n[1:7]。variants--變種。x（variants）

--排除x后指定的變種例，ARMv5TxM表示ARM指令集版本為5，支持T變種，不支持M變種。192、基于ARM處理器系列命名規(guī)則ARM{x}{y}{z}{T}{D}{M}{I}{E}{J}{F}{-S}·x--處理器系列

·y--存儲管理/保護單元

·z--cacheD--支持片上調(diào)試（加斷點，單步執(zhí)行）I--支持EmbeddedICE，支持嵌入式跟蹤調(diào)試。開發(fā)環(huán)境可跟蹤調(diào)試目標板。-S--可綜合版本，無s硬核,工藝固定不可綜合。20ARM7TDMI例：ARM7TDMI：整數(shù)處理核ARM7TDMIARM720T：帶MMU的處理器核心，支持操作系統(tǒng)；ARM7EJ-S：帶有DSP和JazelleTM技術(shù)，能夠?qū)崿F(xiàn)Java加速功能，處理器的可綜合版本；支持高密度16位的Thumb指令集；支持片上調(diào)試；支持64位乘法；支持Embeded-ICE觀察硬件;ARM7TDMI的可綜合（synthesizable）版本（軟核），對應(yīng)用工程師來說其編程模型與ARM7TDMI一致；ARM7TDMI-S21ARM7TDMI簡介

ARM7TDMI處理器是ARM通用32位微處理器家族的成員之一。它具有優(yōu)異的性能，但功耗卻很低，使用門的數(shù)量也很少。它屬于精簡指令集計算機（RISC），比復(fù)雜指令集計算機（CISC）要簡單得多。這樣的簡化實現(xiàn)了：高的指令吞吐量；出色的實時中斷響應(yīng)；小的、高性價比的處理器宏單元。22ARM7TDMI三級流水線

ARM7TDMI處理器使用流水線來增加處理器指令流的速度。這樣可使幾個操作同時進行，并使處理和存儲器系統(tǒng)連續(xù)操作，能提供0.9MIPS/MHz的指令執(zhí)行速度。

ARM7TDMI的流水線分3級，分別為：取指

譯碼

執(zhí)行23ARM7TDMI存儲器訪問ARM7TDMI處理器使用了馮·諾依曼（VonNeumann）結(jié)構(gòu)，指令和數(shù)據(jù)共用一條32位總線。只有裝載、存儲和交換指令可以對存儲器中的數(shù)據(jù)進行訪問。數(shù)據(jù)可以是字節(jié)（8位）、半字（16位）或者字（32位）。24ARM7TDMI結(jié)構(gòu)框圖25基本組成:(詳見前圖)1、寄存器塊由通用寄存器和狀態(tài)寄存器組成，主要用來保存處理器狀態(tài)和處理器工作中的數(shù)據(jù)。

2、5個對外端口2個讀端口，用于讀2個源操作數(shù)；1個寫端口，用于寫入目的操作數(shù)；上述端口都可訪問任意寄存器；1個專門訪問程序計數(shù)器R15的附加讀端口；1個附加寫端口。263、桶式移位器主要完成指令中第2個操作數(shù)移位。4、ALU執(zhí)行算術(shù)邏輯運算5、地址寄存器和增值器選擇和保存所有存儲器地址，并在需要時通過地址增值器生成順序地址。6、數(shù)據(jù)寄存器對傳送到存儲器或從存儲器取回的數(shù)據(jù)暫存。7、控制通路/控制器基本功能模塊是指令解碼器和相關(guān)的控制邏輯。27ARM7硬件結(jié)構(gòu)2828ARM9ARM9微處理器系列

特點：基于ARM9TDMI，帶16位的Thumb指令集，增強代碼密度最多到35%；在0.13μm工藝下最高性能可達到300MIPS（Dhrystone2.1測試標準）；集成了數(shù)據(jù)和指令Chche；32位AMBA總線接口的MMU支持；可在0.18μm、0.15μm和0.13μm工藝的硅芯片上實現(xiàn)。29ARM920T內(nèi)核結(jié)構(gòu)返回3031

存儲地址空間：每個bank128MB（8個BANK1GB）每個bank可編程為8/16/32位數(shù)據(jù)總線；bank0至bank6為固定起始地址；Bank7可編程bank起始地址和大小；6個存儲器bank用于ROM、SRAM和其他；2個存儲器bank用于ROM、SRAM和同步DRAM；每個bank可編程存取周期；支持不同類型的ROM用于啟動Flash、EEPROM和其他。32ARM處理器工作狀態(tài)ARM和Thumb狀態(tài)

ARM指令系統(tǒng)（V4版以后具有Thumb指令集）：32位ARM指令集：固定的32位指令，Load/StoreRISC特征，3地址格式。16位Thumb指令集：是ARM指令集的子集，按16位指令重新編碼，固定的16位指令，Load/StoreRISC特征，2地址格式。注意：兩個狀態(tài)之間的切換并不影響處理器模式或寄存器內(nèi)容。33處理器狀態(tài)切換

使用BX指令將ARM7TDMI內(nèi)核的操作狀態(tài)在ARM狀態(tài)和Thumb狀態(tài)之間進行切換，程序如下所示。;從Arm狀態(tài)切換到Thumb狀態(tài)

LDRR0,=Lable+1BXR0;從Thumb狀態(tài)切換到ARM狀態(tài)

LDRR0,=LableBXR0地址最低位為1，表示切換到Thumb狀態(tài)地址最低位為0，表示切換到ARM狀態(tài)跳轉(zhuǎn)地址標號34流水線技術(shù)流水線(Pipeline)技術(shù)：幾個指令可以并行執(zhí)行

提高了CPU的運行效率內(nèi)部信息流要求通暢流動

譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時間35流水線技術(shù)為增加處理器指令流的速度，ARM7系列使用3級流水線允許多個操作同時處理，比逐條指令執(zhí)行要快。

PC指向正被取指的指令，而非正在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank）PC PCPC-4 PC-2PC-8 PC-4ARM Thumb當(dāng)前pc所指向的指令已完成取指的指令已完成解碼的指令36在ARM7的3級流水線結(jié)構(gòu)中流水線易出現(xiàn)阻塞或間斷，這必然降低了流水線的效率，為了提高處理器的性能，必然要考慮如何優(yōu)化處理器的組織結(jié)構(gòu)。（1）縮短程序執(zhí)行時間:

提高時鐘頻率fclk

減少每條指令的平均時鐘周期數(shù)CPI

流水線技術(shù)Tprog：程序執(zhí)行時間Ninst：指令條數(shù)CPI：指令平均時鐘周期數(shù)FCLK：時鐘頻率37流水線技術(shù)

（2）解決流水線相關(guān):結(jié)構(gòu)相關(guān)

數(shù)據(jù)相關(guān)

控制相關(guān)

如果某些指令在流水線中重疊執(zhí)行時，產(chǎn)生資源沖突，則稱該流水線存在結(jié)構(gòu)相關(guān)。

解決：資源重復(fù)（Cache分離、ALU中單獨的地址計算加法器）寫后讀”、“寫后寫”“讀后寫”解決：專用通路、流水線互鎖技術(shù)當(dāng)流水線遇到分支指令和其他會改變PC值的指令時，取指取決于指令執(zhí)行條件，可能需重新取指，致使流水線停頓。解決：引入延時分支、盡早計算轉(zhuǎn)移成功時的目標地址。addr0,r1,r2movr2,r0addr0,r1,r2addr0,r3,r4movr2,r0

addr0,r1,r238多周期ARM指令的3級流水線操作

STR計算存儲器地址與ADD譯碼，都為下一周期產(chǎn)生數(shù)據(jù)傳送控制信號，不能同