數(shù)電第四節(jié)組合邏輯電路模塊及其應(yīng)用

常用邏輯模塊應(yīng)用應(yīng)注意的問題1．模塊實(shí)現(xiàn)的功能（輸入與輸出的邏輯關(guān)系）２．管腳的定義３．有效電平的高低４．高級(jí)用法：多個(gè)模塊的連接第1頁(yè)，共59頁(yè)。一、編碼器功能：輸入m個(gè)信息；輸出n位二進(jìn)制代碼（m≤2n）。

邏輯功能：任何一個(gè)輸入端接低電平時(shí)，輸出端有一組對(duì)應(yīng)的二進(jìn)制代碼輸出。（一）二進(jìn)制編碼器將輸入信號(hào)編成二進(jìn)制代碼的電路第2頁(yè)，共59頁(yè)。優(yōu)先編碼

優(yōu)先編碼器允許幾個(gè)輸入端同時(shí)加上信號(hào)，電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。任何時(shí)刻只允許一個(gè)輸入端有信號(hào)輸入。如右圖三位二進(jìn)制編碼器（8線—3線編碼器）。一、編碼器第3頁(yè)，共59頁(yè)。8線—3線優(yōu)先編碼器74148編碼輸入I0I1I2I3I4I5I6I7使能輸入S擴(kuò)展輸出FEX編碼輸出F0F1F2使能輸出FS第4頁(yè)，共59頁(yè)?！壕幋a輸出端。：使能輸入端；＝０時(shí)，編碼，＝１時(shí)，禁止編碼。：使能輸出端，編碼狀態(tài)下（=0），若無輸入信號(hào)，=0。：擴(kuò)展輸出端，編碼狀態(tài)下（=0），若有輸入信號(hào)，=0。管腳定義：：輸入，低電平有效，優(yōu)先級(jí)別依次為～。第5頁(yè)，共59頁(yè)。（二）編碼器的應(yīng)用（3）第一片工作時(shí),編碼器輸出：0000-0111

第二片工作時(shí),編碼器輸出:1000-1111解：（1）編碼器輸入16線,用兩片8-3線編碼器，高位為第一片，低位為第二片。高位低位（2）實(shí)現(xiàn)優(yōu)先編碼：高位選通輸出與低位控制端連接。例：用8-3線優(yōu)先編碼器74148擴(kuò)展成16線-4線優(yōu)先編碼器。A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15Z1Z0Z2Z3通過對(duì)輸出取反可得1111-10000111-0000第6頁(yè)，共59頁(yè)。二—十進(jìn)制編碼器編碼輸入I1I2I3I4I5I6I7I8I9編碼輸出F0F1F2F3第7頁(yè)，共59頁(yè)。二進(jìn)制代碼某種代碼譯碼編碼譯碼器編碼器二、譯碼器第8頁(yè)，共59頁(yè)。

譯碼輸入譯碼輸出

a1

a0

y0

y1

y2

y30010000101001000101100012位二進(jìn)制譯碼器

譯碼輸入譯碼輸出

a1

a0

y0

y1

y2

y30001110110111011011111102位二進(jìn)制譯碼器二、譯碼器（一）變量譯碼器

二進(jìn)制譯碼器輸入輸出滿足

2n

m2n

=

m：二進(jìn)制全譯碼器

2-4譯碼器

3-8譯碼器（74138）

4-16譯碼器2n

>

m：部分譯碼器4-10譯碼器（8421BCD譯碼器7442）

譯碼輸入：n位二進(jìn)制代碼譯碼輸出m位：一位為1，其余為0(yi=mi)或一位為0，其余為1(yi=mi)第9頁(yè)，共59頁(yè)。2線—4線譯碼器

1&F3&F2&F1&F0S1B1A第10頁(yè)，共59頁(yè)。

譯碼輸入，二進(jìn)制編碼0～7依次對(duì)應(yīng)8個(gè)輸出。3線-8譯碼器(74LS138)

八個(gè)輸出端，低電平有效。譯碼狀態(tài)下，相應(yīng)輸出端為０；禁止譯碼狀態(tài)下，輸出均為１。～G1、使能輸入,與邏輯。EN=1（

EN=0，禁止譯碼，輸出均為１。)，譯碼。A0

～A2F0F1F2F3F4F5F6F7A0A1A2G2BG2AG101234567BIN/OCT012G70&EN第11頁(yè)，共59頁(yè)。使能端的兩個(gè)作用：（1）消除譯碼器輸出尖峰干擾EN端正電平的出現(xiàn)在A0～A2穩(wěn)定之后；EN端正電平的撤除在A0～A2再次改變之前。

（2）邏輯功能擴(kuò)展

例：用3線-8譯碼器構(gòu)成4線-16譯碼器。

避免A0～A2在變化過程中引起輸出端產(chǎn)生瞬時(shí)負(fù)脈沖。F0F1F2F3F4F5F6F7A0A1A2G2BG2AG101234567BIN/OCT012G70&EN第12頁(yè)，共59頁(yè)。例：用3線-8線譯碼器構(gòu)成4線-16線譯碼器。X0～X3：譯碼輸入E：譯碼控制E=0，譯碼E=1，禁止譯碼X3～X0：0000～0111，第一片工作X3～X0：1000～1111第二片工作000～111

譯碼輸入001000000～111

譯碼輸入101001第13頁(yè)，共59頁(yè)。8421BCD譯碼器（7442）

輸入端輸入端F0F1F2F3F4F5F6F7F8F9A0A1A2A30123456789BIN/DEC0123G90&ENG2BG2AG1第14頁(yè)，共59頁(yè)。（三）譯碼器的應(yīng)用1.邏輯函數(shù)的設(shè)計(jì)原理：每一個(gè)有效輸出對(duì)應(yīng)一個(gè)最小項(xiàng)的非。步驟：(1)將邏輯函數(shù)表達(dá)式轉(zhuǎn)換成用最小項(xiàng)表示的形式;(3)將表達(dá)式中最小項(xiàng)所對(duì)應(yīng)的輸出項(xiàng)（積）找出；(4)將輸出項(xiàng)用邏輯門連接，邏輯門的輸出即為函數(shù)表達(dá)式的輸出(2)利用還原律和反演律，將最小項(xiàng)取反；ABm0m1m2m30010000100011011000010011111

譯碼輸入譯碼輸出

a1

a0

y0

y1

y2

y30010000101001000101100012位二進(jìn)制譯碼器

譯碼輸入譯碼輸出

a1

a0

y0

y1

y2

y30001110110111011011111102位二進(jìn)制譯碼器第15頁(yè)，共59頁(yè)。例：試用74138和與非門構(gòu)成一位全加器。解:全加器的最小項(xiàng)表達(dá)式應(yīng)為Si=Ci+1=第16頁(yè)，共59頁(yè)。&SiF0F1F2F3F4F5F6F7A0A1A2G2BG2AG101234567BIN/OCT012G70&ENCiBiAi1&Ci+1第17頁(yè)，共59頁(yè)。例：用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)

=CBAF0F1F2F3F4F5F6F7A0A1A2G2BG2AG101234567BIN/OCT012G70&EN1F&第18頁(yè)，共59頁(yè)。輸入數(shù)據(jù)2.用譯碼器構(gòu)成數(shù)據(jù)分配器地址選擇碼多路數(shù)據(jù)輸出D0D1D2D3D4D5D6D7A0A1A2G2BG2AG101234567BIN/OCT012G70&END1第19頁(yè)，共59頁(yè)。（二）數(shù)字顯示譯碼器1.七段數(shù)碼管共陰極共陽(yáng)極：高電平亮：低電平亮每一段由一個(gè)發(fā)光二極管組成。2.七段顯示譯碼器（7448）輸入：二—十進(jìn)制代碼輸出：譯碼結(jié)果，可驅(qū)動(dòng)相應(yīng)的七段數(shù)碼管顯示正確的數(shù)字。第20頁(yè)，共59頁(yè)。七段譯碼器7448BCD碼輸入信號(hào)譯碼輸出，低電平有效

雙重端子,作為輸入信號(hào)BI=0時(shí)，顯示全黑，作為輸出信號(hào)RBO是滅零輸出。當(dāng)LT為低電平，且BI為高電平時(shí)，試燈。

當(dāng)LT為高電平，RBI為低電平時(shí)，輸入0000不顯示數(shù)碼0.滅零。第21頁(yè)，共59頁(yè)。共陽(yáng)極abcdefgR+5VYaA3A2A1A0+VCC+VCC顯示譯碼器共陽(yáng)YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低電平驅(qū)動(dòng)011100011111000000000010010000100共陰極abcdefgR+5VYaA3A2A1A0+VCC顯示譯碼器共陰YbYcYdYeYfYg—高電平驅(qū)動(dòng)00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011第22頁(yè)，共59頁(yè)。

在多個(gè)通道中選擇其中的某一路，或多個(gè)信息中選擇其中的某一個(gè)信息傳送或加以處理。數(shù)據(jù)選擇器多輸入一輸出選擇三、數(shù)據(jù)選擇器（一）分類：2選1、4選1、8選1、16選1。雙四選一數(shù)據(jù)選擇器741538選1數(shù)據(jù)選擇器74LS151第23頁(yè)，共59頁(yè)。三、數(shù)據(jù)選擇器（一）分類：二選一、四選一、八選一、十六選一。雙四選一數(shù)據(jù)選擇器74153使能端輸出端數(shù)據(jù)輸入公用控制輸入第24頁(yè)，共59頁(yè)。F2F2D8D9D10D11D12D13D14D15A0A1A201234567MUX012G70ENS1（1）（2）F1F1D0D1D2D3D4D5D6D7A0A1A201234567MUX012G70ENS（二）數(shù)據(jù)選擇器的通道擴(kuò)展

例：試用最少數(shù)量的8選1選擇器74151擴(kuò)展成16選1選擇器。將地址連接在一起

將兩片的輸出原端用或門連載一起，和非端用與門連接在一起。F≥1F&1A3如果A3=0，則（1）片工作，根據(jù)A2～A0，從D7～D0中選擇一路輸出；如果A3=1，則（2）片工作，根據(jù)A2～A0，從D15～D8中選擇一路輸出。八選一需3位地址碼第25頁(yè)，共59頁(yè)。

例：用一片2-4譯碼器和四片8選1數(shù)據(jù)選擇器構(gòu)成32選1數(shù)據(jù)選擇器。解：25=32，32選1就需要5位地址。用A4A3A2A1A0來表示地址碼。地址分配：A4A3作2-4譯碼器地址輸入。譯碼器輸出分別接四片8選1數(shù)據(jù)選擇器的片選端/EN。在A4A3作用下，四片8選1分別被選中，片選端為0的選擇器工作，片選端為1的選擇器不工作。A2A1A0作8選1地址輸入。在A2A1A0作用下，選擇器8個(gè)輸出端分別被選中并輸出。

片選信號(hào)選擇由哪一片選擇器工作，工作的選擇器哪一位輸出由地址碼決定。第26頁(yè)，共59頁(yè)。01234567012ENYMUX(1)D0D1D2D3D4D5D6D701234567012ENYMUX(2)D8D15D16D2301234567012ENYMUX(3)01234567012ENYMUX(4)D24D31A0A1A2A3A4012301ENBIN/OCT≥1YA4A300011011A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7片選信號(hào)：尋址信號(hào)：例如：A4A3A2A1A0=11101選中第四片選擇器的D5輸出。Y=D29111010111D5D29第27頁(yè)，共59頁(yè)。數(shù)據(jù)選擇器的應(yīng)用☆實(shí)現(xiàn)分時(shí)多路通訊☆實(shí)現(xiàn)組合邏輯函數(shù)第28頁(yè)，共59頁(yè)。要求用數(shù)據(jù)選擇器分時(shí)傳送4位8421BCD碼，并譯碼顯示。A1A0地址碼：0000BIN/OCT七段譯碼器七段譯碼器000110111000110011101001第29頁(yè)，共59頁(yè)。A1A00000BIN/OCT七段譯碼器七段譯碼器000110111111111000000001第30頁(yè)，共59頁(yè)。A1A00000BIN/OCT七段譯碼器七段譯碼器000110111000110011101001第31頁(yè)，共59頁(yè)。A1A00000BIN/OCT七段譯碼器七段譯碼器00011011☆只要地址碼變化周期大于25次/S,顯示2769無明顯閃爍感。1001111011001000第32頁(yè)，共59頁(yè)。數(shù)據(jù)選擇器的應(yīng)用☆實(shí)現(xiàn)分時(shí)多路通訊☆實(shí)現(xiàn)組合邏輯函數(shù)第33頁(yè)，共59頁(yè)。利用數(shù)據(jù)選擇器設(shè)計(jì)組合電路一、組合電路設(shè)計(jì)回顧1.采用邏輯門電路設(shè)計(jì)2.采用譯碼器設(shè)計(jì)強(qiáng)調(diào)使用的器件設(shè)計(jì)基礎(chǔ)第34頁(yè)，共59頁(yè)。000二、數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)FD0D1D2D3D4D5D6D7A0A1A201234567MUX012G70ENE0100CBAD0D0D1D1第35頁(yè)，共59頁(yè)。01例:試用8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù)FA0A1A201234567MUX012G70ENE0C000111D1D2D3D4D5D6D7BAD0第36頁(yè)，共59頁(yè)。ABCF0000010010001000101111101011111101FD0D1D2D3D4D5D6D7A0A1A201234567MUX012G70ENE0CBA000111比較數(shù)據(jù)選擇器數(shù)據(jù)輸入端與真值表中的輸出第37頁(yè)，共59頁(yè)。1.輸入取值組合的個(gè)數(shù)與輸入數(shù)據(jù)通道數(shù)相同(2)輸入變量接至數(shù)據(jù)選擇器的控制（地址）輸入端；(3)按真值表的輸出變量順序依次加到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)(1)將函數(shù)表達(dá)式轉(zhuǎn)換成標(biāo)準(zhǔn)的積之和形式；設(shè)計(jì)變得如此簡(jiǎn)單FD0D1D2D3D4D5D6D7A0A1A201234567MUX012G70ENE0CBA?ABCF0000010011000111101011111000011100001111?第38頁(yè)，共59頁(yè)。2.當(dāng)輸入取值組合的個(gè)數(shù)大于通道數(shù)時(shí)，用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的設(shè)計(jì)將通道數(shù)進(jìn)行擴(kuò)展F≥1F&F2F2D8D9D10D11D12D13D14D15A0A1A201234567MUX012G70ENS1（1）（2）F1F1D0D1D2D3D4D5D6D7A0A1A201234567MUX012G70ENS1A3第39頁(yè)，共59頁(yè)。(1)卡諾圖的壓縮00011110ABCD00

01

11

1000011110ABC01著手點(diǎn)：K圖只用一個(gè)數(shù)據(jù)選擇器實(shí)現(xiàn)以四變量邏輯函數(shù)為例第40頁(yè)，共59頁(yè)。(2)壓縮后卡諾圖內(nèi)容的填寫(3)邏輯電路圖的繪制00011110ABCD00

01

11

1000011110ABC0101AB010011101010DDC當(dāng)輸入取值組合的個(gè)數(shù)小于通道數(shù)時(shí)，用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的設(shè)計(jì)思考第41頁(yè)，共59頁(yè)。例：試用4選1數(shù)據(jù)選擇器74153實(shí)現(xiàn)邏輯函數(shù)C00011110AB01000111011010AB0C1C0101230AB0CC1FEND0D1D2D3MUX第42頁(yè)，共59頁(yè)。將傳送來的或處理后的信息分配到各通道。數(shù)據(jù)分配器一輸入多輸出分配發(fā)送端，并—串接收端，串—并第43頁(yè)，共59頁(yè)。輸入數(shù)據(jù)地址選擇碼多路數(shù)據(jù)輸出D0D1D2D3D4D5D6D7A0A1A2S3S2S101234567BIN/OCT012G70&END1第44頁(yè)，共59頁(yè)。四、數(shù)值比較器功能：能對(duì)兩個(gè)相同位數(shù)的二進(jìn)制數(shù)進(jìn)行比較的邏輯電路。

（一）數(shù)值比較器的基本概念及工作原理1．1位數(shù)值比較器

2.多位比較器

在比較兩個(gè)多位數(shù)的大小時(shí)，自高向低地逐位比較，只能在高位相等時(shí)，才需要比較低位。

≥1FA<B&1A&1BFA

>BFA=B000010100110100第45頁(yè)，共59頁(yè)。2.多位比較器

（二）

集成數(shù)值比較器(7485)

B0B1B2B3A0A1A2

A3FA>BFA=BFA<B0123COMP0123A<>A<BA=BA>BB=IA>BIA=BIA<B第46頁(yè)，共59頁(yè)。（三）數(shù)值比較器的位數(shù)擴(kuò)展

1.串聯(lián)擴(kuò)展方式

FA>BFA=BFA<BB0B1B2B3A0A1A2

A30123COMP0123A<>A<BA=BA>BB=010B4B5B6B7A4A5A6

A70123COMP0123A<>A<BA=BA>BB=（1）（2）第47頁(yè)，共59頁(yè)。2.并聯(lián)擴(kuò)展方式

由于串聯(lián)擴(kuò)展方式中比較結(jié)果是逐級(jí)進(jìn)位的，級(jí)聯(lián)芯片數(shù)越多，傳遞時(shí)間越長(zhǎng)，工作速度越慢。因此，當(dāng)擴(kuò)展位數(shù)較多時(shí)，常采用并聯(lián)方式。

第48頁(yè)，共59頁(yè)。五、加法器（一）加法器的工作原理

1．半加器

不考慮來自低位的進(jìn)位的兩個(gè)1位二進(jìn)制數(shù)相加稱為半加器。

2．全加器

在多位數(shù)加法運(yùn)算時(shí)，除最低位外，其他各位都需要考慮低位送來的進(jìn)位。=1A&BSCCSBAΣCOBiCi+1SiCiAiΣCOCI第49頁(yè)，共59頁(yè)。（二）串行進(jìn)位加法器如圖：用全加器實(shí)現(xiàn)4位二進(jìn)制數(shù)相加。低位全加器進(jìn)位輸出高位全加器進(jìn)位輸入注意：CI0=0和進(jìn)位B0CO1S0CI0A0ΣCOCIB1CO2S1A1ΣCOCIB2CO3S2A2ΣCOCIB3CO4S3A3ΣCOCI四位串行進(jìn)位加法器第50頁(yè)，共59頁(yè)。（三）快速進(jìn)位集成4位加法器74283進(jìn)位位直接由加數(shù)、被加數(shù)和最低位進(jìn)位位CI0形成。直接形成進(jìn)位第51頁(yè)，共59頁(yè)。低位進(jìn)位四位加法器的邏輯符號(hào)和C3進(jìn)位03ΣCOCIB03A03ΣS0S1S2S3A0A1A2A3B2B0B1B3加數(shù)被加數(shù)C0進(jìn)位（四）集成加法器的應(yīng)用1．加法器級(jí)聯(lián)實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算

進(jìn)位03ΣCOCIB03A03ΣC7S4S5S6S7A4A5A6A7B6B4B5B7(1)(2)0第52頁(yè)，共59頁(yè)。余3碼2．實(shí)現(xiàn)余3碼到8421BCD碼的轉(zhuǎn)換

進(jìn)位03ΣCOCIB03A03ΣS0S1S2S3A0A1A2A3110103的補(bǔ)碼等于減38421BCD碼第53頁(yè)，共59頁(yè)。3構(gòu)成一位8421BCD碼加法器

CS3S2S1S0

C’

S3’

S2’

S1’

S0’0000 000000000010000100010000100001100011001000010000101001010011000110001110011101000010000100101001

0101010000010111000101100100100110110