電路設(shè)計(jì)總結(jié)

巧用“0”歐電阻1,在電路中沒(méi)有任何功能，只是在PCB上為了調(diào)試方便或兼容設(shè)計(jì)等原因。

2,可以做跳線用，如果某段線路不用，直接不貼該電阻即可（不影響外觀）

3,在匹配電路參數(shù)不確定的時(shí)候，以0歐姆代替，實(shí)際調(diào)試的時(shí)候，確定參數(shù)，再以具體數(shù)值的元件代替。

4,想測(cè)某部分電路的耗電流的時(shí)候，可以去掉0ohm電阻，接上電流表，這樣方便測(cè)耗電流。

5,在布線時(shí),如果實(shí)在布不過(guò)去了,也可以加一個(gè)0歐的電阻

6,在高頻信號(hào)下，充當(dāng)電感或電容。（與外部電路特性有關(guān)）電感用，主要是解決EMC問(wèn)題。如地與地，電源和ICPin間

7,單點(diǎn)接地（指保護(hù)接地、工作接地、直流接地在設(shè)備上相互分開(kāi),各自成為獨(dú)立系統(tǒng)。）

8,熔絲作用模擬地和數(shù)字地單點(diǎn)接地只要是地，最終都要接到一起，然后入大地。如果不接在一起就是"浮地"，存在壓差，容易積累電荷，造成靜電。地是參考0電位，所有電壓都是參考地得出的，地的標(biāo)準(zhǔn)要一致，故各種地應(yīng)短接在一起。人們認(rèn)為大地能夠吸收所有電荷，始終維持穩(wěn)定，是最終的地參考點(diǎn)。雖然有些板子沒(méi)有接大地，但發(fā)電廠是接大地的，板子上的電源最終還是會(huì)返回發(fā)電廠入地。如果把模擬地和數(shù)字地大面積直接相連，會(huì)導(dǎo)致互相干擾。不短接又不妥，理由如上有四種方法解決此問(wèn)題：

1、用磁珠連接；

2、用電容連接；

3、用電感連接；

4、用0歐姆電阻連接。

磁珠的等效電路相當(dāng)于帶阻限波器，只對(duì)某個(gè)頻點(diǎn)的噪聲有顯著抑制作用，使用時(shí)需要預(yù)先估計(jì)噪點(diǎn)頻率，以便選用適當(dāng)型號(hào)。對(duì)于頻率不確定或無(wú)法預(yù)知的情況，磁珠不合。

電容隔直通交，造成浮地。

電感體積大，雜散參數(shù)多，不穩(wěn)定。

0歐電阻相當(dāng)于很窄的電流通路，能夠有效地限制環(huán)路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點(diǎn)比磁珠強(qiáng)?？缃訒r(shí)用于電流回路當(dāng)分割電地平面后，造成信號(hào)最短回流路徑斷裂，此時(shí)，信號(hào)回路不得不繞道，形成很大的環(huán)路面積，電場(chǎng)和磁場(chǎng)的影響就變強(qiáng)了，容易干擾/被干擾。在分割區(qū)上跨接0歐電阻，可以提供較短的回流路徑，減小干擾。1.3配置電路一般，產(chǎn)品上不要出現(xiàn)跳線和撥碼開(kāi)關(guān)。有時(shí)用戶會(huì)亂動(dòng)設(shè)置，易引起誤會(huì)，為了減少維護(hù)費(fèi)用，應(yīng)用0歐電阻代替跳線

等焊在板子上。

空置跳線在高頻時(shí)相當(dāng)于天線，用貼片電阻效果好。1.4其他用途布線時(shí)跨線

調(diào)試/測(cè)試用

臨時(shí)取代其他貼片器件

作為溫度補(bǔ)償器件如何選擇合適的電容，電阻封裝電路里常用電阻電容封裝如：

電容：0.01uF可能的封裝有0603、0805

10uF的封裝有3216、3528、0805

100uF的有7343

320pF封裝：0603或0805

電阻：4.7K、10k、330、33既有0603又有0805封裝選擇合適的封裝第一要看你的PCB空間，是不是可以放下這個(gè)器件。一般來(lái)說(shuō)，封裝大的器件會(huì)比較便宜，小封裝的器件因?yàn)榧庸みM(jìn)度要高一點(diǎn)，有可能會(huì)貴一點(diǎn)，然后封裝大的電容耐壓值會(huì)比封裝小的同容量電容耐壓值高，這些都是要根據(jù)你實(shí)際的需要來(lái)選擇的，另外，小封裝的元器件對(duì)貼裝要求會(huì)高一點(diǎn)，比如SMT機(jī)器的精度。如手機(jī)里面的電路板，因?yàn)榭臻g有限，工作電壓低，就可以選用0402的電阻和電容，而大容量的鉭電容就多為3216等等大的封裝在兩個(gè)芯片的引腳之間串連一個(gè)電阻有時(shí)候兩個(gè)芯片的引腳可以直接相連，有時(shí)候引腳之間(時(shí)鐘線/數(shù)據(jù)線/地址線上串聯(lián)電阻)之間卻要加上一片電阻，如22歐，請(qǐng)問(wèn)這是為什么?這個(gè)電阻有什么作用?電阻阻值如何選擇?

答：高速信號(hào)線中才考慮使用這樣的電阻。在低頻情況下，一般是直接連接。

這個(gè)電阻有兩個(gè)作用，第一是阻抗匹配。因?yàn)樾盘?hào)源的阻抗很低，跟信號(hào)線之間阻抗不匹配（關(guān)于阻抗匹配，請(qǐng)看詳述），串上一個(gè)電阻后，可改善匹配情況，以減少反射，避免振蕩等。當(dāng)然也可以做降壓用，用于3.3VI/O連接2.5VI/O類似的應(yīng)用上面。

第二是可以減少信號(hào)邊沿的陡峭程度，從而減少高頻噪聲以及過(guò)沖等。因?yàn)榇?lián)的電阻，跟信號(hào)線的分布電容以及負(fù)載的輸入電容等形成一個(gè)RC電路，這樣就會(huì)降低信號(hào)邊沿的陡峭程度。大家知道，如果一個(gè)信號(hào)的邊沿非常陡峭，含有大量的高頻成分，將會(huì)輻射干擾，另外，也容易產(chǎn)生過(guò)沖。另外的解釋：實(shí)際設(shè)計(jì)時(shí)，我們常用22到33歐姆的電阻，實(shí)踐證明，在此范圍內(nèi)的電阻能夠較好地抑制振鈴。但是事物總是兩面的，該電阻在抑制振鈴的同時(shí)，也使得信號(hào)延時(shí)增加，所以通常只用在頻率幾兆到幾十兆赫茲的場(chǎng)合。頻率過(guò)低無(wú)此必要，而頻率過(guò)高則此法的延時(shí)會(huì)嚴(yán)重影響信號(hào)傳輸。另外，該電阻也往往只用在對(duì)信號(hào)完整性要求比較高的信號(hào)線上，例如讀寫(xiě)線等，而對(duì)于一般的地址線和數(shù)據(jù)線，由于芯片設(shè)計(jì)總有一個(gè)穩(wěn)定時(shí)間和保持時(shí)間，所以即使有點(diǎn)振鈴，只要真正發(fā)生讀寫(xiě)的時(shí)刻已

經(jīng)在振鈴以后，就無(wú)甚大影響。詳述（阻抗匹配）

阻抗匹配是指信號(hào)源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。

我們先從直流電壓源驅(qū)動(dòng)一個(gè)負(fù)載入手。由于實(shí)際的電壓源，總是有內(nèi)阻的（請(qǐng)參看輸出阻抗一問(wèn)），我們可以把一個(gè)實(shí)際電壓源，等效成一個(gè)理想的電壓源跟一個(gè)電阻r串聯(lián)的模型。假設(shè)負(fù)載電阻為R，電源電動(dòng)勢(shì)為U，內(nèi)阻為r，那么我們可以計(jì)算出流過(guò)電阻R的電流為：I=U/(R+r)，可以看出，負(fù)載電阻R越小，則輸出電流越大。負(fù)載R上的電壓為：Uo=IR=U/[1+(r/R)]，可以看出，負(fù)載電阻R越大，則輸出電壓Uo越高。再來(lái)計(jì)算一下電阻R消耗的功率為：

P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2×R×r+r2)

=U2×R/[(R-r)2+4×R×r]

=U2/{[(R-r)2/R]+4×r}

對(duì)于一個(gè)給定的信號(hào)源，其內(nèi)阻r是固定的，而負(fù)載電阻R則是由我們來(lái)選擇的。注意式中[(R-r)2/R]，當(dāng)R=r時(shí)，[(R-r)2/R]可取得最小值0，這時(shí)負(fù)載電阻R上可獲得最大輸出功率Pmax=U2/(4×r)。即，當(dāng)負(fù)載電阻跟信號(hào)源內(nèi)阻相等時(shí)，負(fù)載可獲得最大輸出功率，這就是我們常說(shuō)的阻抗匹配之一。對(duì)于純電阻電路，此結(jié)論同樣適用于低頻電路及高頻電路。當(dāng)交流電路中含有容性或感性阻抗時(shí)，結(jié)論有所改變，就是需要信號(hào)源與負(fù)載阻抗的的實(shí)部相等，虛部互為相反數(shù)，這叫做共扼匹配。在低頻電路中，我們一般不考慮傳輸線的匹配問(wèn)題，只考慮信號(hào)源跟負(fù)載之間的情況，因?yàn)榈皖l信號(hào)的波長(zhǎng)相對(duì)于傳輸線來(lái)說(shuō)很長(zhǎng)，傳輸線可以看成是“短線”，反射可以不考慮（可以這么理解：因?yàn)榫€短，即使反射回來(lái)，跟原信號(hào)還是一樣的）。從以上分析我們可以得出結(jié)論：如果我們需要輸出電流大，則選擇小的負(fù)載R；如果我們需要輸出電壓大，則選擇大的負(fù)載R；如果我們需要輸出功率最大，則選擇跟信號(hào)源內(nèi)阻匹配的電阻R。有時(shí)阻抗不匹配還有另外一層意思，例如一些儀器輸出端是在特定的負(fù)載條件下設(shè)計(jì)的，如果負(fù)載條件改變了，則可能達(dá)不到原來(lái)的性能，這時(shí)我們也會(huì)叫做阻抗失配。

在高頻電路中，我們還必須考慮反射的問(wèn)題。當(dāng)信號(hào)的頻率很高時(shí)，則信號(hào)的波長(zhǎng)就很短，當(dāng)波長(zhǎng)短得跟傳輸線長(zhǎng)度可以比擬時(shí)，反射信號(hào)疊加在原信號(hào)上將會(huì)改變?cè)盘?hào)的形狀。如果傳輸線的特征阻抗跟負(fù)載阻抗不相等（即不匹配）時(shí)，在負(fù)載端就會(huì)產(chǎn)生反射。為什么阻抗不匹配時(shí)會(huì)產(chǎn)生反射以及特征阻抗的求解方法，牽涉到二階偏微分方程的求解，在這里我們不細(xì)說(shuō)了，有興趣的可參看電磁場(chǎng)與微波方面書(shū)籍中的傳輸線理論。傳輸線的特征阻抗（也叫做特性阻抗）是由傳輸線的結(jié)構(gòu)以及材料決定的，而與傳輸線的長(zhǎng)度，以及信號(hào)的幅度、頻率等均無(wú)關(guān)。

例如，常用的閉路電視同軸電纜特性阻抗為75Ω，而一些射頻設(shè)備上則常用特征阻抗為50Ω的同軸電纜。另外還有一種常見(jiàn)的傳輸線是特性阻抗為300Ω的扁平平行線，這在農(nóng)村使用的電視天線架上比較常見(jiàn)，用來(lái)做八木天線的饋線。因?yàn)殡娨暀C(jī)的射頻輸入端輸入阻抗為75Ω，所以300Ω的饋線將與其不能匹配。實(shí)際中是如何解決這個(gè)問(wèn)題的呢？不知道大家有沒(méi)有留意到，電視機(jī)的附件中，有一個(gè)300Ω到75Ω的阻抗轉(zhuǎn)換器（一個(gè)塑料封裝的，一端有一個(gè)圓形的插頭的那個(gè)東東，大概有兩個(gè)大拇指那么大）。它里面其實(shí)就是一個(gè)傳輸線變壓器，將300Ω的阻抗，變換成75Ω的，這樣就可以匹配起來(lái)了。這里需要強(qiáng)調(diào)一點(diǎn)的是，特性阻抗跟我們通常理解的電阻不是一個(gè)概念，它與傳輸線的長(zhǎng)度無(wú)關(guān)，也不能通過(guò)使用歐姆表來(lái)測(cè)量。為了不產(chǎn)生反射，負(fù)載阻抗跟傳輸線的特征阻抗應(yīng)該相等，這就是傳輸線的阻抗匹配。如果阻抗不匹配會(huì)有什么不良后果呢？如果不匹配，則會(huì)形成反射，能量傳遞不過(guò)去，降低效率；會(huì)在傳輸線上形成駐波（簡(jiǎn)單的理解，就是有些地方信號(hào)強(qiáng)，有些地方信號(hào)弱），導(dǎo)致傳輸線的有效功率容量降低；功率發(fā)射不出去，甚至?xí)p壞發(fā)射設(shè)備。如果是電路板上的高速信號(hào)線與負(fù)載阻抗不匹配時(shí)，會(huì)產(chǎn)生震蕩，輻射干擾等。

當(dāng)阻抗不匹配時(shí)，有哪些辦法讓它匹配呢？第一，可以考慮使用變壓器來(lái)做阻抗轉(zhuǎn)換，就像上面所說(shuō)的電視機(jī)中的那個(gè)例子那樣。第二，可以考慮使用串聯(lián)/并聯(lián)電容或電感的辦法，這在調(diào)試射頻電路時(shí)常使用。第三，可以考慮使用串聯(lián)/并聯(lián)電阻的辦法。一些驅(qū)動(dòng)器的阻抗比較低，可以串聯(lián)一個(gè)合適的電阻來(lái)跟傳輸線匹配，例如高速信號(hào)線，有時(shí)會(huì)串聯(lián)一個(gè)幾十歐的電阻。而一些接收器的輸入阻抗則比較高，可以使用并聯(lián)電阻的方法，來(lái)跟傳輸線匹配，例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)120歐的匹配電阻。

為了幫助大家理解阻抗不匹配時(shí)的反射問(wèn)題，我來(lái)舉兩個(gè)例子：假設(shè)你在練習(xí)拳擊——打沙包。如果是一個(gè)重量合適的、硬度合適的沙包，你打上去會(huì)感覺(jué)很舒服。但是，如果哪一天我把沙包做了手腳，例如，里面換成了鐵沙，你還是用以前的力打上去，你的手可能就會(huì)受不了了——這就是負(fù)載過(guò)重的情況，會(huì)產(chǎn)生很大的反彈力。相反，如果我把里面換成了很輕很輕的東西，你一出拳，則可能會(huì)撲空，手也可能會(huì)受不了——這就是負(fù)載過(guò)輕的情況。另一個(gè)例子，不知道大家有沒(méi)有過(guò)這樣的經(jīng)歷：就是看不清樓梯時(shí)上/下樓梯，當(dāng)你以為還有樓梯時(shí)，就會(huì)出現(xiàn)“負(fù)載不匹配”這樣的感覺(jué)了。當(dāng)然，也許這樣的例子不太恰當(dāng)，但我們可以拿它來(lái)理解負(fù)載不匹配時(shí)的反射情況。接地問(wèn)題接地是一個(gè)極其重要的問(wèn)題，有時(shí)關(guān)系到設(shè)計(jì)的成敗。（1.1也有相關(guān)說(shuō)明）

首先要明確的是，所有的接地都不是理想的，在任何時(shí)候都具有分布電阻與分布電感，前者在信號(hào)頻率較低時(shí)起作用，后者則在信號(hào)頻率高時(shí)成為主要影響因素。由于上述分布參數(shù)的存在，信號(hào)在經(jīng)過(guò)地線的時(shí)候，會(huì)產(chǎn)生壓降以及磁場(chǎng)。若這些壓

降或磁場(chǎng)（以及由該磁場(chǎng)引起的感應(yīng)電壓）耦合到其它電路的輸入，就可能會(huì)被放大（模擬電路中）或影響信號(hào)完整性（數(shù)字電路中）。所以，一般要求在設(shè)計(jì)時(shí)就考慮這些影響，有一個(gè)大致的原則如下：

1、在頻率較低的電路中（尤其是模擬電路或模數(shù)混合電路中的模擬部分），采用單點(diǎn)接地，即各級(jí)放大器的地線（包括電源線）分別接到電源輸出端，成為星形連接，并且在這個(gè)星的節(jié)點(diǎn)上接一個(gè)大電容。這樣做的目的是避免信號(hào)在地線上的壓降耦合到其他放大器中。

2、在模擬電路中（尤其是小信號(hào)電路）要避免出現(xiàn)地線環(huán)，因?yàn)榄h(huán)狀的地線會(huì)產(chǎn)生感應(yīng)電流，此電流造成的感應(yīng)電勢(shì)是許多干擾信號(hào)的來(lái)源。

3、如果是單純的數(shù)字電路（包括模數(shù)混合電路中的數(shù)字部分）且信號(hào)頻率不高（一般不超過(guò)10兆），可以共用一組電源與地線，但是必須注意每個(gè)芯片的退耦電容必須靠近芯片的電源與地引腳。

4、在高速的數(shù)字電路（例如幾十兆的信號(hào)頻率）中，必須采取大面積接地，即采用4層以上的印制板，其中有一個(gè)單獨(dú)的接地層。這樣做的目的是給信號(hào)提供一個(gè)最短的返回路徑。由于高速數(shù)字信號(hào)具有很高的諧波分量，所以此時(shí)地線與信號(hào)線之間構(gòu)成的回路電感成為主要影響因素，信號(hào)的實(shí)際返回路徑是緊貼在信號(hào)線下面的，這樣構(gòu)成的回路面積最?。◤亩姼凶钚。?。大面積接地提供了這樣的返回路徑的可能性，而采用其他的接地方式均無(wú)法提供此返回路徑。需要注意的是，要避免由于過(guò)孔或其他器件在接地平面上造成的絕緣區(qū)將信號(hào)的返回路徑割斷（地槽），若出現(xiàn)這種情況，情況會(huì)變得十分糟糕。

5、高頻模擬電路，也要采取大面積接地。但是由于此時(shí)的信號(hào)線要考慮阻抗匹配問(wèn)題，所以情況更復(fù)雜一些，在這里就不展開(kāi)了復(fù)位電路的二極管，電容復(fù)位電路中，放電二極管D8不可缺少。當(dāng)電源斷電后，電容通過(guò)二極管D8迅速放電，待電源恢復(fù)時(shí)便可實(shí)現(xiàn)可靠上電自動(dòng)復(fù)位。若沒(méi)有二極管D8，當(dāng)電源因某種干擾瞬間斷電時(shí)，由于C不能迅速將電荷放掉，待電源恢復(fù)時(shí)，MCU不能上電自動(dòng)復(fù)位，導(dǎo)致程序運(yùn)行失控。電源瞬間斷電干擾會(huì)導(dǎo)致程序停止正常運(yùn)行，形成程序“亂飛”或進(jìn)入“死循環(huán)”。若斷電干擾脈沖較寬，可以使RC迅速放電，待電源恢復(fù)后通過(guò)上電自動(dòng)復(fù)位，使程序進(jìn)入正常狀態(tài)；若斷電干擾脈沖較窄，斷電瞬間RC不能充分放電，則電源恢復(fù)后系統(tǒng)不能上電自動(dòng)復(fù)位低電平是復(fù)位。上電時(shí)，電容開(kāi)始充電，電壓緩慢上升。所以可以保持一段時(shí)間的低電平。這個(gè)低電平就是用來(lái)復(fù)位的。一段時(shí)間過(guò)后，電容上電壓達(dá)到一定程度，這時(shí)復(fù)位就完成了，進(jìn)入正常工作狀態(tài)。同時(shí)還可以除一些雜波的干擾，防止單片機(jī)被錯(cuò)誤復(fù)位高電平復(fù)位電路TTL電平和COMS電平TTL電平：BJT-BJT邏輯門電路，輸出高電平>2.4V,輸出低電平<0.4V，在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。2．CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。3.電平轉(zhuǎn)換電路：

因?yàn)門TL和COMS的高低電平的值不一樣（ttl5v<＝＝>cmos3.3v），所以互相連接時(shí)需要電平的轉(zhuǎn)換：就是用兩個(gè)電阻對(duì)電平分壓。4.驅(qū)動(dòng)電路

OC門(即集電極開(kāi)路門電路)，OD門(即漏極開(kāi)路門電路)，必須外界上拉電阻和電源才能將開(kāi)關(guān)電平作為高低電平用。否則它一般只作為開(kāi)關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動(dòng)門電路。

5.TTL和COMS電路比較：1）TTL電路是電流控制器件，而coms電路是電壓控制器件。2）TTL電路的速度快，傳輸延遲時(shí)間短(5-10ns)，但是功耗大。

COMS電路的速度慢，傳輸延遲時(shí)間長(zhǎng)(25-50ns),但功耗低。

COMS電路本身的功耗與輸入信號(hào)的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。3）COMS電路的鎖定效應(yīng)：

COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí)，COMS的內(nèi)部電流能達(dá)到40mA以上，很容易燒毀芯片。

防御措施：

(1)在輸入端和輸出端加鉗位電路，使輸入和輸出不超過(guò)不超過(guò)規(guī)定電壓。

(2)芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。

(3)在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進(jìn)去。

(4)當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，開(kāi)關(guān)要按下列順序：開(kāi)啟時(shí)，先開(kāi)啟COMS電路得電源，再開(kāi)啟輸入信號(hào)和負(fù)載的電源；關(guān)閉時(shí)，先關(guān)閉輸入信號(hào)和負(fù)載的電源，再關(guān)閉COMS電路的電源。

6.COMS電路的使用注意事項(xiàng)

1）COMS電路時(shí)電壓控制器件，它的輸入總抗很大，對(duì)干擾信號(hào)的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。

2）輸入端接低內(nèi)組的信號(hào)源時(shí)，要在輸入端和信號(hào)源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。

3）當(dāng)接長(zhǎng)信號(hào)傳輸線時(shí)，在COMS電路端接匹配電阻。

4）當(dāng)輸入端接大電容時(shí)，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5）COMS的輸入電流超過(guò)1mA，就有可能燒壞COMS。

7.TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理）：

1）懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無(wú)窮大的電阻。

2）在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時(shí)，它輸入來(lái)的低電平信號(hào)才能被門電路識(shí)別出來(lái)，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個(gè)一定要注意。COMS門電路就不用考慮這些了。

8.

TTL電路有集電極開(kāi)路OC門，MOS管也有和集電極對(duì)應(yīng)的漏極開(kāi)路的OD門，它的輸出就叫做開(kāi)漏輸出。

OC門在截止時(shí)有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因?yàn)楫?dāng)三機(jī)管截止的時(shí)候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過(guò)三極管的集電極的電流也就不是真正的0，而是約0。而這個(gè)就是漏電流。開(kāi)漏輸出：OC門的輸出就是開(kāi)漏輸出；OD門的輸出也是開(kāi)漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時(shí)候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅(qū)動(dòng)器、電平轉(zhuǎn)換器以及滿足吸收大負(fù)載電流的需要。上拉電阻，下拉電阻如圖為上拉電阻R1用法，下拉電阻把5V換成GND1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，以提高輸出的高電平值。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻：就是從電源高電平引出的電阻接到輸出1，如果電平用OC(集電極開(kāi)路，TTL)或OD(漏極開(kāi)路，COMS)輸出，那么不用上拉電阻是不能工作的，這個(gè)很容易理解，管子沒(méi)有電源就不能輸出高電平了。2，如果輸出電流比較大，輸出的電平就會(huì)降低（電路中已經(jīng)有了一個(gè)上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量，把電平“拉高”。（就是并一個(gè)電阻在IC內(nèi)部的上拉電阻上，讓它的壓降小一點(diǎn)）。當(dāng)然管子按需要該工作在線性范圍的上拉電阻不能太小。當(dāng)然也會(huì)用這個(gè)方式來(lái)實(shí)現(xiàn)門電路電平的匹配。需要注意的是，上拉電阻太大會(huì)引起輸出電平的延遲。（RC延時(shí)）一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設(shè)定成高電平。下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已。那樣電平就會(huì)被拉低。下拉電阻一般用于設(shè)定低電平或者是阻抗匹配(抗回波干擾)。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理信號(hào)串?dāng)_參考本目錄下的鏈接信號(hào)串?dāng)_.doc8.1串?dāng)_信號(hào)產(chǎn)生的機(jī)理串?dāng)_是指一個(gè)信號(hào)在傳輸通道上傳輸時(shí)，因電磁耦合而對(duì)相鄰的傳輸線產(chǎn)生不期望的影響，在被干擾信號(hào)表現(xiàn)為被注入了一定的耦合電壓和耦合電流。過(guò)大的串?dāng)_可能引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無(wú)法正常工作。如圖1的電路，AB之間的門電路稱為干擾源網(wǎng)絡(luò)(AggressorLine)，CD之間的門電路稱為被干擾源網(wǎng)絡(luò)(VictimLine)。只要干擾源一改變狀態(tài)，我們就可以觀察到受害源處的脈沖串?dāng)_。圖1串?dāng)_的干擾源網(wǎng)絡(luò)和被干擾網(wǎng)絡(luò)信號(hào)在傳輸通道上傳輸對(duì)相鄰的傳輸線上引起兩類不同的噪聲信號(hào)：容性耦合信號(hào)與感性耦合信號(hào)，如圖2、圖3所示。容性耦合是由于干擾源(Aggressor)上的電壓(Vs)變化在被干擾對(duì)象(Victim)上引起感應(yīng)電流(i)通過(guò)互容Cm而導(dǎo)致的電磁干擾，而感性耦合則是由于干擾源上的電流(Is)變化產(chǎn)生的磁場(chǎng)在被干擾對(duì)象上引起感應(yīng)電壓(V)通過(guò)互感(Lm)而導(dǎo)致的電磁干擾。圖2電容耦合示意圖圖3電感耦合示意圖8.2信號(hào)串?dāng)_的原因1.線間距P與兩線平行長(zhǎng)度L對(duì)串?dāng)_大小的影響串?dāng)_電壓的大小與兩線的間距成反比，而與兩線的平行長(zhǎng)度成正比，當(dāng)布線空間較小或布線密度較大時(shí)，在實(shí)際高速電路中進(jìn)行布線時(shí)，為防止高頻信號(hào)線對(duì)與其相鄰的信號(hào)線的串?dāng)_可能會(huì)導(dǎo)致門級(jí)的誤觸發(fā)，在布線資源允許的條件下，應(yīng)近可能地拉開(kāi)線間距(差分線除外)并減小兩根或多根信號(hào)線的平行長(zhǎng)度，必要時(shí)可采用固定最大平行長(zhǎng)度推擠的布線方式(也稱jog式走線)（或者“蛇”行線），這樣既可以節(jié)省緊張的布線資源，又可以有效地抑制串?dāng)_。Jog試走線2.地平面對(duì)串?dāng)_的影響傳輸線與地平面之間的電介質(zhì)層的厚度對(duì)串?dāng)_的影響很大，對(duì)于同一布線結(jié)構(gòu)，當(dāng)電介質(zhì)層的厚度增大一倍時(shí)，串?dāng)_明顯加大8.3.解決辦法①如果布線空間允許的話，增加線與線之間的間距；②計(jì)疊層時(shí)，在滿足阻抗要求的條件下，減少信號(hào)層與地層之間的高度；③把關(guān)鍵的高速信號(hào)設(shè)計(jì)成差分線對(duì)，如高速系統(tǒng)時(shí)鐘；④如果兩個(gè)信號(hào)層是鄰近的，布線時(shí)按正交方向進(jìn)行布線，以減少層與層之間的耦合；⑤將高速信號(hào)線設(shè)計(jì)成帶狀線或嵌入式微帶線；⑥走線時(shí)，減少并行線長(zhǎng)度，可以以jog方式布線；⑦在滿足系統(tǒng)設(shè)計(jì)要求的情況下，盡量使用低速器件微帶線和帶狀線帶狀線：Stripline是埋在PCB內(nèi)部的帶狀走線，如下圖所示藍(lán)色部分是導(dǎo)體，綠色部分是PCB的絕緣電介質(zhì)，stripline是嵌在兩層導(dǎo)體之間的帶狀導(dǎo)線。因?yàn)閟tripline是嵌在兩層導(dǎo)體之間，所以它的電場(chǎng)分布都在兩個(gè)包它的導(dǎo)體（平面）之間，不會(huì)輻射出去能量，也不會(huì)受到外部的輻射干擾。但是由于它的周圍全是電介質(zhì)（介電常數(shù)比1大），所以信號(hào)在stripline中的傳輸速度比在microstripline中慢微帶線：microstripline是附在PCB表面的帶狀走線，如下圖所示藍(lán)色部分是導(dǎo)體，綠色部分是PCB的絕緣電介質(zhì)，上面的藍(lán)色小塊兒是microstripline其中黃色部分是環(huán)氧有機(jī)材料。由于microstripline（微帶線）的一面裸露在空氣里面（可以向周圍形成輻射或受到周圍的輻射干擾），而另一面附在PCB的絕緣電介質(zhì)上，所以它形成的電場(chǎng)一部分分布在空中，另一部分分布在PCB的絕緣介質(zhì)中。但是microstripline中的信號(hào)傳輸速度要比stripline中的信號(hào)傳輸速度快，這是其突出的優(yōu)點(diǎn)！同阻抗帶狀