LMX2594實現(xiàn)跳頻的編程時序分析

PLL芯片LMX2594應(yīng)用筆記一LMX2594是一款超寬帶超低相噪集成VCO的鎖相環(huán)芯片，能夠產(chǎn)生10MHz~15GHz頻率范圍的連續(xù)波信號，并且有斜坡產(chǎn)生功能；廣泛應(yīng)用于無線通信、電子對抗、雷達(dá)等領(lǐng)域。編程SPI通信控制器與PLL芯片LMX2594通信方式為SPI，SPI通信連接方式為全雙工方式，如圖1所示，即允許控制器（主機(jī)）和PLL(從機(jī))互相通信，時鐘由主機(jī)產(chǎn)生。SPI全雙工通信方式SPI通信有4種不同的模式，設(shè)備（從機(jī)）在出廠時會被廠家配置為其中某一種模式，且不允許用戶修改。主機(jī)和從機(jī)必須在同一模式下才能通信成功，否則數(shù)據(jù)會接收錯誤。這4種模式的區(qū)別在于：一，總線空閑時時鐘SCK的電平狀態(tài)；二，數(shù)據(jù)開始采樣的時刻。SPI的通信模式是由CPOL（時鐘極性）和CPHA（時鐘相位）來決定的，CPOL控制著SPI_CLK的時鐘極性，CPHA用于控制數(shù)據(jù)與時鐘的對齊模式。四種通信模式如下：模式0：CPOL=0，CPHA=0：空閑時SCK=0,數(shù)據(jù)在SCK第一個邊沿開始采數(shù)。模式1：CPOL=0，CPHA=1：空閑時SCK=0,數(shù)據(jù)在SCK第二個邊沿開始采數(shù)。模式2：CPOL=1，CPHA=0：空閑時SCK=1,數(shù)據(jù)在SCK第一個邊沿開始采數(shù)。模式3：CPOL=1，CPHA=1：空閑時SCK=1,數(shù)據(jù)在SCK第二個邊沿開始采數(shù)。圖2所示為LMX2594為SPI寫數(shù)據(jù)時序，可以看出為模式0。SPI寫時序?qū)憯?shù)據(jù)的時間規(guī)格SPI寫操作的最大速度為75MHz，即SCK的周期為至少13.333ns。LMX2594使用24位移位寄存器進(jìn)行編程。移位寄存器包括一個R/W位（MSB），一個7位地址域和一個16位數(shù)據(jù)域。對于R/W位，0代表寫，1代表讀。地址字段ADDRESS[6:0]是用來解碼內(nèi)部寄存器地址的。剩下的16位組成數(shù)據(jù)域DATA[15:0]。當(dāng)CSB為低電平時，串行數(shù)據(jù)在時鐘的上升沿進(jìn)入移位寄存器。（數(shù)據(jù)MSB先行）。當(dāng)CSB為高電平時，數(shù)據(jù)從數(shù)據(jù)域被傳送到所選的寄存器中。在SPI寫過程中有幾點需要考慮的地方：SPI通信協(xié)議是CSB低有效，即只有在CSB=0且時鐘SCK已建立（tECS≥5ns）時有效，否則，即使時鐘SCK已建立，只要CSB=1，PLL芯片會自動忽略時鐘，因而無法完成SPI通信。時鐘SCK和SDI同步：即每一個SCK只能完成一個SDI，數(shù)據(jù)SDI在第一個SCK時鐘上升沿到來之前已穩(wěn)定，即需要一個數(shù)據(jù)建立時間tDCS(≥2ns)，當(dāng)SCK上升沿到來，數(shù)據(jù)SDI被采樣并鎖存到移位寄存器中并保持tCDH(≥2ns)，當(dāng)24bit數(shù)據(jù)全部被鎖存到PLL移位寄存器后，CSB上升沿會在最后一個時鐘SCK下降沿到來后延遲tCE時間到來（CSB=1）。CSB=1標(biāo)志這一次SPI通信結(jié)束，CSB=1需要保持tEWH（≥2ns）再進(jìn)行下一次SPI通信。對于SPI模式4（CPHA=1，CPLO=1），最后一個時鐘SCK上升沿和CSB的上升沿之間最小間隔滿足≥tCE+clk/2。當(dāng)設(shè)備之間共享SCK和SDI線時，TI公司建議在不需要時鐘的設(shè)備上保持CSB為高電平。編程流程LMX2594總共有113個寄存器，下表所示為寄存器功能分配。寄存器說明RegisterFunctionCommentR0~R78GeneralTheseregistersneedtobeprogrammedforallscenarios.R79~R106RampingIframpingfunctionisnotused(RAMP_EN=0),thenthesereistersdon’tneedtobeprogrammed.R107~R112ReadbackTheseregistersareforreadbackonlyanddon’tneedtobeprogrammed.若要求產(chǎn)生固定點頻，啟用初始化流程就夠了。若要進(jìn)行頻率切換，則需要考慮換頻流程。下面分別說明點頻和換頻兩種編程流程。初始化設(shè)備上電；配置R0寄存器，設(shè)置RESET=1；配置R0寄存器，設(shè)置RESET=0；配置所需寄存器（MSB），寄存器配置依據(jù)表2，通用情況需要配置R0~R78。等待10ms6再配一次R0，此時R0的FCAL_EN=1,以確保VCO校準(zhǔn)從一個穩(wěn)定狀態(tài)開始。初始化流程圖換頻流程LMX2594集整數(shù)模式和小數(shù)模式，分頻系數(shù)N包括Nint和Nfrac，Nfrac=NUM/DEN,DEN是分?jǐn)?shù)分母，范圍是232-1，NUM是分?jǐn)?shù)分子，LMX2594頻率計算公式：（1）通常實現(xiàn)跳頻有幾種方式，一種為參考信號fref固定不變，改變頻率控制碼fcode；一種為改變參考信號，固定頻率控制碼；還有一種就是參考信號Fref改變，頻率控制碼亦改變，這種常見于DDS應(yīng)用中。本文就鎖相環(huán)芯片LMX2594實現(xiàn)換頻來討論第一、二兩種情況下的跳頻流程。參考信號固定不變，頻率控制碼改變通用流程如下：依據(jù)2.2.1初始化頻點改變整數(shù)分頻比N值，即改變R34和R36。改變分?jǐn)?shù)分頻比NUM和DEN，即改變R42和R43、R38和R39。配置R0,FCAL_EN=1。通用換頻流程圖實際應(yīng)用中會根據(jù)鎖定時間要求，選擇VCO校準(zhǔn)輔助方式，當(dāng)選擇部分輔助Partialassist方式時，每一次換頻時，在最后一次配置R0（FCAL_EN=1）前，用戶需要手動提供初始點：VCOcore（VCO_SEL）、VCO_CAPCTRL_STRT和VCO_DACISET_STRT。這涉及到寄存器R20、R17和R78。此時換頻流程如下圖所示。PartialAssist模式下?lián)Q頻流程頻率控制碼不變，參考信號改變這種情況首先一定要滿足參考信號穩(wěn)定，理論上講可以和1.2.2.1流程一致。難點在于一方面不知道什么時候切換頻點，另一方面不知道參考輸入是什么?？傊畬儆趤硎裁葱盘?，鎖相源就給倍出來直接輸出。這就帶來兩個問題，一是切換頻點的觸發(fā)信號用什么；二是無法使用NoAssist、CloseFrequencyAssist和FullAssist，這對于快速換頻要求（＜20us）不適用。如何獲得切換頻點的觸發(fā)信號，有兩種方式：一種是對參考信號進(jìn)行幅度檢波出直流電平VREF_DET作為觸發(fā)信號；一種是以PLL的鎖定指示引腳LD_MUXOUT作為電平觸發(fā)信號。必須指出的是，檢波電路的響應(yīng)時間很短，十幾ns到幾us不等；PLL的失鎖指示響應(yīng)時間亦很短，十幾ns至us量級，依賴于PLL芯片的鑒相頻率、電荷泵電流。因此當(dāng)進(jìn)行參考信號切換時，VREF_DET和LD_MUXOUT兩者誰先誰后判斷流程略有不同。=1\*GB3①若VREF_DET高電平先到，不管此時LD_MUXOUT為高電平還是低電平，MCU檢測到VREF_DET=1后立即發(fā)寄存器。當(dāng)寄存器發(fā)完以后(發(fā)碼時間根據(jù)SPI速率，例如用50MHz，發(fā)完一組24bit數(shù)據(jù)為480ns，換頻流程需要發(fā)10組寄存器，則總共至少需要4800ns+10*tCE+10*tCECS=4.9us)，PLL經(jīng)過約5us左右時間后進(jìn)行VCO校準(zhǔn)直到鎖定新頻點的時間即為換頻時間=參考信號穩(wěn)定時間（VREF_DET建立時間）+MCU發(fā)碼時間+VCO校準(zhǔn)時間+PLL周跳時間=VREF_DET建立時間+4.9us+50us+PLL周跳時間＞55us。（50us是LMX2594的官方給出NoAssist方式下當(dāng)fpfd=100MHz時的VCO校準(zhǔn)時間。）MCU等待55us后判斷LD_MUXOUT是否為1，若為1，則一次換頻結(jié)束；若不為1，則延時一個換頻時間（如55us），再次啟動換頻流程，給PLL發(fā)送10組寄存器值。=2\*GB3②若LD_MUXOUT先變低電平，VREF_DET高電平后到來，MCU檢測到LD_MUXOUT==0時，則馬上發(fā)送寄存器，發(fā)完10組至少4.9us。理論上講，此時VREF_DET應(yīng)該=1；倘若有其他因素干擾VREF_DET沒有變1，還是0；那么此時10組碼發(fā)完，PLL必然不會鎖定。那么，此時MCU必然需要增加新的判斷命令：發(fā)完碼，再次判斷VREF_DET是否為1，是則MCU等待以單頻點鎖定時間tld為依據(jù)，發(fā)完碼以后等待tld-4.9us時間再次檢測LD_MUXOUT是否為1，若為1，則一次換頻結(jié)束；若不為1，則延時一個換頻時間（如55us），再次啟動換頻流程，給PLL發(fā)送10組寄存器值。若VREF_DET不為1，則再次進(jìn)入初始判斷流程。=1\*GB3①=2\*GB3②兩步的MCU流程圖如下所示。=1\*GB3①=2\*GB3②兩步的MCU流程圖因此根據(jù)以上分析，通過改變參考信