計(jì)算機(jī)的邏輯部件

第二章計(jì)算機(jī)的邏輯部件

2.1布東代數(shù)的基礎(chǔ)知識(shí)

2.2計(jì)算機(jī)中帚用的組合近輯電路

2.3時(shí)序遂輯電路

2.4陣列送科電路

學(xué)習(xí)目的

1.快速?gòu)?fù)習(xí)三種基本邏輯操作及布爾代數(shù)的基

本公式、邏輯函數(shù)的化簡(jiǎn)和邏輯門(mén)的實(shí)現(xiàn)。

2.掌握計(jì)算機(jī)中常用的組合邏輯電路，尤其是

算術(shù)邏輯單元的組成、工作原理和先行進(jìn)位的方

法。

3.了解時(shí)序邏輯電路。

4.基本掌握陣列邏輯電路的組成、工作原理和

解決問(wèn)題的方案。

本章重難點(diǎn)

重點(diǎn)：常用邏輯電路的功能、原理

1、加法器

2、ALU

3、觸發(fā)器、寄存器

4、譯碼器

難點(diǎn)：ALU原理

第二章計(jì)算機(jī)的遂轉(zhuǎn)部件

2.1三種基本邏輯操作及布爾代數(shù)的基本公式

一.基本邏輯運(yùn)算

1.與：X-Y

2.或：X+Y

3.非：女

二、基本公式：

?變換律A+B=B+AA*B=B*A

?結(jié)合律A+(B+C)=(A+B)+CA*(B*C)=(A*B)*C

?分配律A+B*C=(A+B)*(A+C)A*(B+C尸A*B+A*C

?吸收律A+A*B=AA*(A+B尸A

?第二吸收律AtA?BqA+BA\A+B)=A-B

?反演律~ATB=A-BTB=A+B

?包含律A-B+~A-C+B-C=A-B+~A-C

(A+B)-(A+C).(8+C)=(力+8).(7+C)

?重疊律A+A=AA*A=A

?互補(bǔ)律A+A=1A-A=O

?0-l律O+A=A1*A=A0*A=01+A=1

2.2邏輯函數(shù)的化簡(jiǎn)

?代教化簡(jiǎn)法:直接利用布爾代數(shù)的基本公式和規(guī)則進(jìn)行

化簡(jiǎn)的一種方法。

?卡諾圖化簡(jiǎn)法（適用于變量較少的情況）：

最小項(xiàng)：由全部變量或其反變量形成的邏輯乘積項(xiàng)。

對(duì)n個(gè)變量，共有2n個(gè)最小項(xiàng)。

規(guī)則：兩相鄰小格之間只能有一個(gè)變量是相反的，而

其余變量都是相同的。

化簡(jiǎn)：兩個(gè)方格1相鄰，對(duì)應(yīng)的兩個(gè)最小項(xiàng)并為1個(gè)，

去互補(bǔ)變量；四個(gè)方格1相鄰，對(duì)應(yīng)的四個(gè)最小項(xiàng)并為1

個(gè)，去兩個(gè)變量；八個(gè)方格1相鄰，對(duì)應(yīng)的八個(gè)最小項(xiàng)并

為1,去三個(gè)變量。

A

BABABABADBABABABA

ABCABCABCABCDCABCDABCDABCDABCD

ABCABCABCABCDCABCDABCDABCDABCD

DCABCDABCDABCDABCD

DCABCDABCDABCDABCD

(a)三變量卡諾圖Cb)四變量卡諾圖

用卡諾圖表示任意一個(gè)邏輯函數(shù)。如：F=ABC+BCD,可

以轉(zhuǎn)換成四個(gè)最小項(xiàng)ABCD、ABCD>ABCD,ABCD之或

例：一用卡諾圖法”簡(jiǎn)函數(shù)F=ACD+

ABC+ABD+BCD+AC+BCD+ABD

可得兩個(gè)等價(jià)口勺最直布爾式分別為:

F=ACD+ABD+ABD+AC

F=BCD+ABC+AC+ABD

2.3邏輯門(mén)的實(shí)現(xiàn)

任何復(fù)雜的邏輯運(yùn)算都可以通過(guò)居本邏輯操作“與”、“或”、

“非”來(lái)實(shí)現(xiàn)。實(shí)現(xiàn)這三種基本邏輯操作的電路是三種基本門(mén)電路:

“與”門(mén)、”或”門(mén)、“非”門(mén)(反相門(mén))。

A一

B一

(d)與非門(mén)

(a)與門(mén)

A

(h)同或門(mén)

(e)或非門(mén)

圖2.4各種邏輯門(mén)的圖形符號(hào)P18)

2.4計(jì)算機(jī)中常用的組合邏輯電路

邏輯電路的輸出狀態(tài)僅和當(dāng)時(shí)的輸入狀態(tài)

有關(guān)，而與過(guò)去的輸入狀態(tài)無(wú)關(guān)，稱這種邏輯

電路為組合邏輯電路。常見(jiàn)的組合電路有加法

器、算術(shù)邏輯單元、譯碼器、數(shù)據(jù)選擇器等。

、加法器兩數(shù)碼為Xc丫”,半加和為4

L半加器（不考慮進(jìn)位）

H

xn

半加器

丫「H=nXn+nX/n=Xn@Yn

xnYnHn

000

011H”

101

11

0異或門(mén)

功能表(c)

圖2.5半加器的功能表和邏輯圖（P19）

X。一、工、

2.全加器41

丫。一―?Fn

全加器F—和

Cn-1---------?11'

(1)一位全加器八、11.八一

品一進(jìn)位

Fx

n=nYnCz+XnYnCz+C"XJ*=x〃?y?c,i

cn

特點(diǎn)：輸入均取反,(b)邏輯圖(c)邏輯圖

輸出也均為反碼

圖2.6全加器的功能表及邏輯圖

(2)串行多位加法器

XIY1X2Y2X3Y3X4Y4

O

n個(gè)全加器相連可得n位加法器，但加法時(shí)間較長(zhǎng)，因?yàn)槲?/p>

間進(jìn)位是串行傳送的，本位全加和可必須等低位進(jìn)位C「］來(lái)到

后才能進(jìn)行，加法時(shí)間與位數(shù)有關(guān)。

只有改變進(jìn)位逐傳送的路徑，才能提高加法器工作速度。

解決辦法之一：采用“超前進(jìn)位產(chǎn)生電路”，來(lái)同時(shí)產(chǎn)生各位

進(jìn)位，從而實(shí)現(xiàn)快速加法，這種加法器稱為“超前進(jìn)位加法

器”

(3)超前進(jìn)位多位加法器

超前進(jìn)位產(chǎn)生電路是根據(jù)各進(jìn)位的形成條件來(lái)實(shí)現(xiàn)的。

ci的形成：

1)Xi、Y1均為ar2)Xi、Y1任一個(gè)為“1”，且進(jìn)位Co為T(mén)

fCl=XX+區(qū)+Y1)C0

C2的形成：

1)X2>丫2均為“1”2)X2>丫2任一個(gè)為“1”，XI和Y1均為“1”

2

3)X2.丫任一個(gè)為“1”，％、Yi任一個(gè)為“1”且進(jìn)位Co為T(mén)

^C2=X2Y2+(X2+Y2)C1

=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+YJCo

同理可得C3、C4

c3=X3Y3+(X3+Y3)C2

=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1

2)

+(X3+Y3)(X2+丫區(qū)+%)。

C4=X4Y4+(X4+Y4)C3=X4Y4+(X4+Y4)X3Y3

+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1

+(X4+Y4)(X3+Y3)(X2+Y2)(X1+YJCo

?引入進(jìn)位傳遞函數(shù)Pi=Xi+X

兩輸入中有一個(gè)為“1”，若有進(jìn)位輸入，則本位向高位傳送進(jìn)位，這個(gè)

進(jìn)位可看成是低位進(jìn)位越過(guò)本位直接向高位傳遞的。

?引入進(jìn)位產(chǎn)生函數(shù)Gi=X/X

當(dāng)兩輸入均為“1”時(shí)，不管有無(wú)進(jìn)位，定會(huì)產(chǎn)生向高位的進(jìn)位。

用P「P4、G「G4代入C]?C4得：

C]=Gi+P]Co

C^G^P^+P^Co

C3=G3+P3G2+P3P2G1+P3P2P1CO

C4=G4+P4G3+P4P3G2+P4P3P25+P4P3P2P1C0

由全加器功能表（P19）知，輸入全反碼時(shí)，輸

出也為反碼，則用“與非”、“或非”、”與或

非”形式改寫(xiě)成如下形式：

G=E+G}C.

E+G2R+GQC。

R+GH+GGK+GGG配

H+G4?3+G4G3產(chǎn)2+G4G3G2Pl+GGGZGJG

*證明：Cl

而PI=XI+Y1=XIYI

G^=X1Y1=XI+YI

C^=F+G^C^

c=記十百有

其余02?C\也可用此方法證明

由上式畫(huà)出“超前進(jìn)位產(chǎn)生電路”及“四位超前進(jìn)位加法

器”的邏輯圖如下。只要XjXpYjY,和C。同時(shí)到來(lái)，就可

幾乎同時(shí)形成CJC4和FjF4.

XiY】X2Y2X3Y3

G]G2PlP2G1G2G3PlP2P3

C4

尸廣（不十-）十C。

圖2.8四位超前進(jìn)位加法器

二、ALU部件(Arithmeticandlogicalunit)

ALU是一種功能較強(qiáng)的組合電路。它能實(shí)現(xiàn)多種算

術(shù)運(yùn)算和邏輯運(yùn)算。ALU的基本組合邏輯結(jié)構(gòu)是超

前進(jìn)位加法器，通過(guò)改變加法器的Gj和H來(lái)獲得多種

運(yùn)算能力。

下面通過(guò)介紹國(guó)際流行的美國(guó)SN74181型四位

ALU中規(guī)模集成電路來(lái)介紹ALU的原理。

A3?A。、B3?Bo：參加運(yùn)算的兩個(gè)數(shù)Cn:ALU最低位進(jìn)位輸入

F3?F。:運(yùn)算結(jié)果（腳注3：最高位）

邏揖圖

S。?S3：運(yùn)算選擇控制端M:狀態(tài)控制端

1,功能表—能執(zhí)行16種算術(shù)、16種邏輯運(yùn)算。

正邏輯

M=H術(shù)運(yùn)算

S3s&SoM—L算

2邏輯

運(yùn)算C”=lC?—0

LLLL彳AA+l

LLLHA+BA+B(A+5)力口1

LLHLA?BA+方G4+耳)加1

LLHH“0"減1“0”

LHLLA?BA力IKA?B)A加（月?萬(wàn)）加1

LHLHB（A?方）力口（A+8）(A?B)加(A+B)加1

LHHL4十BA減B減1A減B

LHHHA?BG4?5)減1A?B

HLLLA+BA加1(A?3)A加（4?5）加1

HLLHA^B4加8▲加3加1

HLHLB(A?8)加(A+B)（4?8）加（從+豆）加1

HLHHA-B(A?5)減1A?B

”

HHLLA加AA加A加1

HHLHA+B4加G4+8)A加(A+B)加1

HHHLA+BA加(A+B)A加(A+B)加1

HHHHA4減1A

、<b）功能表（正邏輯）

力口：算術(shù)加圖2.9四位ALU邏輯圖及功能表

+：邏輯加（或）

2.原理

（1）可以*邊坐進(jìn)位傳遞函數(shù)B和進(jìn)位產(chǎn)生函數(shù)

@有如下的特點(diǎn)：

P1+Gj=Pi，巳@=@P十G,=X,十Yi

（2）令A(yù)LU的“二與或非門(mén)”（1?4）及“三與

或非門(mén)”（5?8）的輸出分別為P1、G?

它們的表達(dá)式為：尸,=4互1+455

G，=4+8S+及S

同樣可以證明現(xiàn)在的Pi、Gi同樣滿足（1）的特點(diǎn)。這樣

可以把ALU的“二與或非門(mén)”及“三與或非門(mén)”（含Bi反

相門(mén)）看成是實(shí)現(xiàn)以Xi、Yi為輸入的進(jìn)位傳遞函數(shù)的“或”

門(mén)及進(jìn)位產(chǎn)生函數(shù)的“與”門(mén)。

當(dāng)

P=X,+KGi=XiYi

證明：

=Xi^Yl=Pi

(2)p?G,=(x「yp?xx

=，，,+xr=XZ=G,

(3)P2Gi=(匕+ype(XY)

=(X+EXE+(X+Y)Xiyz

工)+總工

=(X,+yPM+xiyi

=x，,+xx=x,十工

s一S

蒞c

G

(s

+一

sg

0

+

悶

so+I

a+s

ys

+g

Om

v+

S

e+

+o

Iv

cs

+d)

sm

b

3+

g2

、

yu

p?

(s

+武s

+m

7

eY代

s

s+

r

應(yīng)3Z+

e

tS0

vs

S

s;3

u

g+4

悶9。

bvv+

P

+M)

r

uU

)u

t

—

(3)XP丫1與A「Bj的對(duì)應(yīng)關(guān)系如下:

P=48S+48s=》產(chǎn)匕

Gi=4+BiS。+萬(wàn)S=XYi

上式中S3s2S1S0一旦確定，％、Yi同Ai、Bi的關(guān)

系就可確定。

例：SONz乙Si_LSU。=HLLH時(shí)（1001）

則：而=X,.+匕

于是以A「Bj為輸入

4+8二XY_的結(jié)構(gòu)復(fù)雜的ALU可改

X,=4Yi=E_為以X「Yj為輸入的結(jié)

構(gòu)簡(jiǎn)單的電路。

或X/瓦Y=A.

下面討論它的邏輯功能

(1)M=L

因?yàn)椋篜?GrXl?Yl

1)異或門(mén)G21、G23>G25、G27是實(shí)現(xiàn)以X1、K

為輸入的半加。(如：G21的輸出為：P0?G0=

X。十Yo)

2)G13?G94的輸出是實(shí)現(xiàn)

如：G14的輸出為:Go+PoC-Co

3）電路輸出F3?Fo：是X3?X。及丫3?丫0及低位進(jìn)位

Cn全加和的反碼，IP：F=Ci-]?Xi?Yi

G22的輸出（即：F。）為：

F°=d十。。十G°=0十X。十丫。

近十京十工

它與C〃十X。十丫。等價(jià)

(2)M=H

G13?G16輸出均為1，位間不發(fā)生關(guān)系。

F。?F3為：尸尸1十P十G,=i十=?十匕

綜上所述，對(duì)于正邏輯

M=L時(shí)，ALU是以X3?X。、

丫3?丫0及Cn為輸入，輸出接一組四位加法器

反相器的4位快速加法器。

M=H

ALU是以Xj、Yj為輸入的異或非門(mén)。

基于上述我們分析ALU的邏輯功能

S3s2S]SO=HLLH

⑴將S3s2S]s°=1001代入:

P=4AS2+4AS=Xi+K

得：

G,=4+AS°+及S1=XZ

ZB>X,+L

4+8=XY解得:

Xi=AiK=A

(2)M=H

F=Xl?Y=Ai?B=Ai?Bi

此時(shí)執(zhí)行了異或非操作。

(3)M=L

E,.為X’YC的全加和，

此處即為：的全加和

=1111-

A3A2AIAOA3A2A1AO

當(dāng)C『1時(shí),

工工22。=(Hu—A3A2A1A。)加(Ui-B3B2B1BJ加°0°i

=口1山Y(jié)A3A2A1A。加B3B2BB)］取4位

=1山—(A3A2A1A。加B3B2BB)

??.FsFzEFLM'WUiu—0

=A3A2A1A0加B3B2BB

記為：F=A力口B

當(dāng)c『0時(shí),

工工￡2。=（山1—A3A2A1A。）加（山1B3B2B1B0）

=11114

[0-（A3A2A1AO^B3B2B1BO）]^^

=1111—（A3A2A1A。加B3B2B1B。加0001）

==1111-

1?'F3F2FIFOE3S2SIEOS3Z2ZIZO

=A3A2A1A。加B3B2B1B。加0001

記為：F=A加B加1

例：S3s2S]SO=LLLL

⑴將s3s2S|S0=0000代入：PL4Ks2+4SS=X,+K

G,=4+AS°+ES=X,y

得.x,+y,=i解得:__

''XiY=AiX=Ny,T或:Y尸五X,二1

(2)M=H

*=x.十y尸工十i=N

此時(shí)執(zhí)行了求A的反碼的功能，記為：A

(3)M=L

工工"。-//。加I】“

=(iiu—A3A2A1A。)加I"】

=[(1。。。。加1111)-(A3A2A1A。加D]取4位

F3F2F,FO=E3E2E.E

1111

-E3E2E1EO

［(a/244加］取4位=4/4/。加1

記為：F=A+l

2)0=1

X3X2X,Xo^A3A2A,A0加1111加0001

=口。。。。加7777］取他=XZZZ

足尸2尸/。=工工ZW

mi一工工工2。=/3/24/。

記為：F=A

3.用4片74181電路可組成16位ALU

片內(nèi)進(jìn)位快速，但片間進(jìn)位是逐片傳遞的,

由此形成F。?F15的時(shí)間還是比較長(zhǎng)。

0123

若把16位ALU中的每四位作為一組，用位間快

速進(jìn)位的形成方法來(lái)實(shí)現(xiàn)16位ALU中“組間快速

進(jìn)位”，那么就能得到16位快速ALU。

分析：組內(nèi)并行、組間并行

設(shè)16位加法器，4位一組，分為4組:

第4組第3組第2組第1組

1）第1組進(jìn)位邏輯式

組內(nèi)：

C]=Gi+PiC。

C2—G2+P2Gl+P2Pleo

C3=G3+P3G2+P3P2G1+P3P2PQ0

組間:

C4=G4+P4G3+P4P3G2+P4P3^

+PdPq2P￡0

V函數(shù)

所以G=G+PC。

2）第2組進(jìn)位邏輯式

組內(nèi)：

C5=G5+P5CT

C6=G6+P6G5+P6P5cl

C7=G7+P7G6+P7P6G5+P7P6P5cl

組間:Gn

C8=G8+P8G7+P8P7G6+P8P7P6G5

+

Pn

所以Cn=Gn+P￡

3）第3組進(jìn)位邏輯式

組內(nèi)：

C9=G9+P9Cn

C1O=Gio+P10G9+P10P9cH

C“=G]i+PnG10+PnP10G9+PuP10P9Cn

組間:Gm

C12=G]2+P12Gli+P/llGio+P12P11P10G9

tPWloE9cH

Pill

所以Cni=Gin+PniCn

4）第4組進(jìn)位邏輯式

組內(nèi)：

C13=G13+PBQH

C14=G]4+Pl4G13+Pl4P13。1[

C15=G]5+P]5G14+P]5P14Gl3+P]5P14Pl3酬口

組間:

C]6=G]6+Pi6G15+P]6P15Gl4+P]6P15Pl4G13

+5P14）孰[

所以CIV=G1V+PIVCm

5）各組間進(jìn)位邏輯

?=3+PG

Cn=Gu+PnC[

=G“+P2+PjPCn

Cm=Gm+PinCn

=Gw+Pn[G[]+P[HPnG【+PfflPnPiCo

Cw=Gw+P

=Gw+PwGni+PwPinGii

+PJVPinPi?+PiyPinP-o

6）結(jié)構(gòu)示意

A16????A13A12????A9A8????A5A4???.

B16....B13B12????B9B8????B5B4???.

7）進(jìn)位傳遞過(guò)程

AB.C-?Gw、Pw.?..Gi、PLC3?1

ckCIIKCn、Ci一C15?13、Cll?9、C7?5

一個(gè)16位的ALU部件，要實(shí)現(xiàn)組內(nèi)并行，組

間并行運(yùn)算。所需器件為：74181芯片四塊,

74181:實(shí)現(xiàn)算術(shù)邏輯運(yùn)算及組內(nèi)并行。

74182:接收了組間的輔助函數(shù)后，產(chǎn)生組間

的并行進(jìn)位信號(hào)C[H、Cn、Cp分

別將其送到各小組的加法器上

輸入：n個(gè)

三、譯碼器：（P25）

輸出：＜=2門(mén)

>-^0功能表

丫2丫3

EABYoY]

0O00111

0101o11

O0111o1

011111o

1XX1111

圖2.13二輸人四輸出譯碼需

圖2.14兩塊三輸入變量評(píng)碼器擴(kuò)展成四轍人譯碼器

四、數(shù)據(jù)選擇器：（P26）M選一（n個(gè)地址控制端子）

M-2

功能表SoSi2D

322Do

IE1D31D2lDi1DO2D2D2E

M?

n-

vL

圖2.15雙四通道選一數(shù)據(jù)選擇器

2.5時(shí)序邏輯電路

時(shí)序邏輯電路不但與當(dāng)前的輸入狀態(tài)有關(guān)，而且還與電路以前

的輸入狀態(tài)有關(guān)。時(shí)序電路內(nèi)必須有存儲(chǔ)信息的記憶元件--觸發(fā)

器。

2.5.1觸發(fā)器

1.觸發(fā)方式（時(shí)鐘控制方式）：

（1）電位觸發(fā)：由‘0'或電平直接觸發(fā)

（2）邊沿觸發(fā)：有正跳變（上升沿）觸發(fā)或負(fù)跳變

（下降沿）觸發(fā)

（3）主從觸發(fā)：主從分級(jí)觸發(fā)，主要用于組成計(jì)數(shù)器

2.常用的觸發(fā)器（按功能分）

RS、D、JK

(1)電位觸發(fā)方式觸發(fā)器(D鎖存器)

EDQQ

1001

1110

0XQoQo

DE

DE

aiiiiiiiiiiiiiiuiiiiiiaiiiiiiiiii

的區(qū)域是修改有效區(qū)

llllllllllllllllllllllllllllllllll

(2)邊沿觸發(fā)方式觸發(fā)器(D觸發(fā)器)

原理分析較復(fù)雜，我們只記住功能表。

Rds；CPDQQ-?

01XX01

QQ

10XX10"DSD---e

11$o01DCP。

ri

11t110DCP

觸發(fā)上升沿

E

D

%

Q

Q

(3)主-從觸發(fā)方式觸發(fā)器(J-K觸發(fā)器)

主-從觸發(fā)器基本上是

RdCPJKQQ

由兩個(gè)電位觸發(fā)器級(jí)聯(lián)而01XXX01

成的，接收輸入數(shù)據(jù)的是10XXX10

主觸發(fā)器，接收主觸發(fā)器00XXX不穩(wěn)定

輸出的是從觸發(fā)器，主、11no0保持

從觸發(fā)器的同步控制信號(hào)11m010

是互補(bǔ)的。11-TLo101

11^11計(jì)數(shù)

2.5.2寄存器和移位寄存器

寄存器是計(jì)算機(jī)的一個(gè)重要部件，用于暫存數(shù)據(jù)、指令等。它由

觸發(fā)器和一些控制門(mén)組成。在寄存器中，常用的是正邊沿觸發(fā)D觸發(fā)

器和鎖存器。

功能表

RDCKID2D3D4DIQ2Q3Q4Q

1fID2D3D4DID2D3D4D

0XXXXX0000

IQIQ2Q2Q3Q3Q4Q4Q

CKRD

在計(jì)算機(jī)中常要求寄存器有移位功能。如在進(jìn)行乘法時(shí)，要求將部分積

右移；在將并行傳送的數(shù)轉(zhuǎn)換成串行數(shù)時(shí)也需移位。有移位功能的寄存器稱

為移位寄存器。

移位輸入

移位輸入

雙向四位移位寄存器。它有左移、右移、并行輸入

及保持功能，采用主-從R-S觸發(fā)器作寄存元件。

功能表

2.5.3計(jì)數(shù)器

計(jì)數(shù)器是計(jì)算機(jī)、數(shù)字儀表中常用的一種電路。

計(jì)數(shù)器按時(shí)鐘作用方式來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器兩大類。

異步計(jì)數(shù)器中,高位觸發(fā)器的時(shí)鐘信號(hào)是由低一位觸發(fā)器的輸出

來(lái)提供的，結(jié)構(gòu)簡(jiǎn)單。

同步計(jì)數(shù)器中，各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來(lái)提供的，因

此，各觸發(fā)器是同時(shí)翻轉(zhuǎn)的，它的工作頻率比異步計(jì)數(shù)器高，但結(jié)

構(gòu)較復(fù)雜。

計(jì)數(shù)器按計(jì)數(shù)順序來(lái)分，有二進(jìn)制、〕進(jìn)制兩大類。在計(jì)算機(jī)中較

少使用異步計(jì)數(shù)器，這里著重介紹有并行輸入數(shù)據(jù)功能的正向同步

十進(jìn)制計(jì)數(shù)器。

用J-K觸發(fā)器構(gòu)成的同步十進(jìn)制集成化計(jì)數(shù)器。同步七數(shù)器用采型速學(xué)位烈類禁

的，觸發(fā)器及實(shí)現(xiàn)快速進(jìn)位的邏輯電路是它的核心。當(dāng)前狀態(tài)用Q表不，下1狀心用Q

示

由于計(jì)數(shù)器只有保持和計(jì)數(shù)兩種狀態(tài)，所以J=K=O是保持、J=K=1是計(jì)數(shù)

設(shè)JA=KA=A；JB=&=B；均=&=(2；JD=KD=D；

DBADBA

QDQcQBQAQ'Q'CQ'Q'c

紅色：001

B000000010

ooJ)]00A100011

001

綠色：c001000110

0111

00.k」....L>00

0001

藍(lán)色：D01000i01

011

01Q1........0i.>100

001

01100i110

11

64...1...1.........f1?00011

001

100010010

1001

ba-0--4-------q000

Q^\BQ6O

011110

0000

J=K=°°

DDJC=KC=QBQA

QDQA+QCQBQA0010

、\

11X/XXX

1002SX

DC

011110011110

z、

110/f11入=&=1

〕B=KB=QDQA°°00

01oJL0011111

11XXXX11XXXX

10J

10o0XXV1X

BA

J-K觸發(fā)器組成的十進(jìn)制計(jì)數(shù)器:

功能表

PTLRnCK功能

1111-TL計(jì)數(shù)

XX01并行輸入數(shù)據(jù)

0111X保持

X011X觸震器保持，RC=o

XXX0X異步清“o”

十進(jìn)制同步計(jì)數(shù)器

IIw

CK

同步計(jì)數(shù)器的擴(kuò)展方法

2.6陣列邏輯電路

陣列邏輯電路近年來(lái)得到了迅速的發(fā)展?！瓣嚵小笔侵高壿?/p>

元件在硅芯片上以陣列形式排列，這種電路具有設(shè)計(jì)方便、芯片

.積小、產(chǎn)品成品率高、用戶自編程、減少系統(tǒng)的硬件規(guī)模等優(yōu)

常做陣列邏輯電路有:

?讀/寫(xiě)存儲(chǔ)器(randomaccessmemory,簡(jiǎn)稱RAM)在主存儲(chǔ)器一章中

將詳細(xì)介紹它的原理與使用。

?只讀存儲(chǔ)器(readonlymemory,簡(jiǎn)稱ROM)