FPGA的基本原理(詳細(xì)+入門)

FPGA的基本原理一、

什么是FPGA?二、

FPGA的內(nèi)部結(jié)構(gòu)三、

FPGA內(nèi)部邏輯模塊結(jié)構(gòu)四、

FPGA內(nèi)部I/O模塊結(jié)構(gòu)五、

FPGA內(nèi)部布線資源六、

FPGA內(nèi)部編程單元七、

PGA的工作速度與速度等級(jí)八、

FPGA內(nèi)部邏輯模塊數(shù)及觸發(fā)器數(shù)九、

FPGA內(nèi)部的時(shí)鐘網(wǎng)絡(luò)十、

FPGA的集成度十一、FPGA的封裝十二、FPGA的功耗十三、FPGA的利用率十四、FPGA中的RAM十五、FPGA的JTAG接口十六、FPGA的設(shè)計(jì)安全性十七、

FPGA的設(shè)計(jì)流程十八、

FPGA的選用1精選2021版課件一、什么是FPGA?（一）、什么是PLD？l

PLD即ProgrammableLogicDevice，稱為可編程邏輯器件。按照制造工藝、編程方式、結(jié)構(gòu)、規(guī)模的不同可分為PAL、GAL、EPLD、CPLD等不同種類。l

PAL即Programmablearraylogic，是70年代末80年代初由MonolithicMemoriesInc。（現(xiàn)為AMD的一部分）首先推出。它是一種熔絲可編程的器件，采用雙極性工藝生產(chǎn)，可用來(lái)把幾片分立的TTL電路集成到一片PAL中。PAL是一次性編程的可編程邏輯器件。lGAL即GenericArrayLogic，是一種采用CMOS工藝生產(chǎn)的可編程邏輯器件，在結(jié)構(gòu)上和PAL相似，可用來(lái)代替PAL。GAL是一種可重復(fù)編程的器件。l

EPLD即可擦除的可編程邏輯器件，包括UV可擦除PLD和電可擦除PLD，EPLD在結(jié)構(gòu)上增加輸出宏單元的數(shù)目及提供更大的與陣列。l

SPLD即Simple-PLD：它包括PAL、GAL和EPLD。l

CPLD即Complex-PLD：它是在SPLD的基礎(chǔ)上發(fā)展起來(lái)的，是由邏輯陣列塊、可編程連線陣列和I/O模塊組成。規(guī)模一般比SPLD大，結(jié)構(gòu)一般較復(fù)雜。2精選2021版課件

（二）、

什么是FPGA？

FPGA是英語(yǔ)（FieldprogrammableGateArray）的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門陣。它的結(jié)構(gòu)類似于掩膜可編程門陣（MPGA），由可編程邏輯功能塊和可編程I/O模塊排成陣列組成，并由可編程的內(nèi)部連線連接這些邏輯功能塊和I/O模塊來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。1、FPGA與MPGA的區(qū)別：

MPGA利用集成電路制造過(guò)程進(jìn)行編程來(lái)形成金屬互連，而FPGA利用可編程的電子開(kāi)關(guān)實(shí)現(xiàn)邏輯功能和互連。2、FPGA與CPLD的區(qū)別：

1)

結(jié)構(gòu)不同：FPGA是由可編程的邏輯模塊、可編程的分段互連線和I/O模塊組成，而CPLD是由邏輯陣列塊、可編程連線陣列和I/O模塊組成。

2)

CPLD延時(shí)可預(yù)測(cè)（Predictable），F(xiàn)PGA的延時(shí)與布局布線情況有關(guān)。

3)

CPLD組合邏輯多而觸發(fā)器較少，而FPGA觸發(fā)器多。3精選2021版課件

（三）、

FPGA的分類

1、

按可編程邏輯模塊大小分：

l

細(xì)粒度型（fine-grain）：內(nèi)部可編程模塊較小的FPGA，如Actel公司的FPGA。

l

粗粒度型（coarse-grain）：內(nèi)部可編程模塊較大的FPGA，如Xilinx公司的FPGA。2、

按可編程邏輯模塊結(jié)構(gòu)分：

l

多路開(kāi)關(guān)型FPGA：可編程邏輯模塊實(shí)現(xiàn)組合邏輯是用多路開(kāi)關(guān)實(shí)現(xiàn)的。

l

RAM查找表型FPGA：可編程邏輯模塊實(shí)現(xiàn)組合邏輯是用RAM查找表實(shí)現(xiàn)的。3、

按可編程單元分：

l

基于RAM的FPGA

這種類型的FPGA一般采用RAM查找表實(shí)現(xiàn)邏輯功能，而采用RAM單元控制的電子開(kāi)關(guān)作為編程單元，由于FPGA的功能取決于RAM中的內(nèi)容，所以改變RAM中的內(nèi)容就可改變FPGA的電路功能，這種類型的FPGA可實(shí)現(xiàn)系統(tǒng)內(nèi)可重復(fù)編程（In-systemreprogrammability）4精選2021版課件

l

逆熔絲型的FPGA

這種類型的FPGA的編程單元采用逆容絲，由于逆容絲體積非常小，所以這種類型的FPGA保密性非常好。

l

FLASH型FPGA

這種類型的FPGA的編程單元采用FLASH存儲(chǔ)器作為電子開(kāi)關(guān)的控制單元，所以采用這種編程單元的FPGA既具有系統(tǒng)內(nèi)可重復(fù)編程性，又具有非易失性（Non-volatility）。

4、

按可重復(fù)編程性分：l

一次性編程的FPGA：這種FPGA只能編程一次，如逆熔絲型FPGA就是一次性編程的FPGA。l

可重復(fù)編程的FPGA：這種FPGA可以反復(fù)編程，如基于RAM的FPGA和FLASH型FPGA都可反復(fù)編程。5精選2021版課件

（四）、FPGA的優(yōu)點(diǎn)

和其它類型的ASIC相比，F(xiàn)PGA具有以下優(yōu)點(diǎn)：l

不需要初始投資l

不要提前制造l

無(wú)庫(kù)存風(fēng)險(xiǎn)l

模擬工作費(fèi)時(shí)較少l

適合樣品試制和小批量生產(chǎn)6精選2021版課件二、

FPGA的內(nèi)部結(jié)構(gòu)LMI/OModules7精選2021版課件

FPGA內(nèi)部由四部分組成：即可編程邏輯模塊，可編程布線資源，可編程I/O模塊。l

可編程邏輯模塊：是用來(lái)實(shí)現(xiàn)邏輯門及存貯單元的，理想的可編程邏輯模塊應(yīng)為用戶提供高性能、高效、易設(shè)計(jì)的單元。l

可編程布線資源：用來(lái)提供內(nèi)部可編程邏輯模塊之間及可編程邏輯模塊與可編程I/O模塊間的連接。l可編程I/O模塊：為FPGA提供可編程引腳，使FPGA的引腳具有輸入、輸出、三態(tài)及雙向功能。l編程單元：8精選2021版課件三、

FPGA內(nèi)部邏輯模塊結(jié)構(gòu)1、多路開(kāi)關(guān)型FPGA內(nèi)部邏輯模塊結(jié)構(gòu)

1)

多路開(kāi)關(guān)實(shí)現(xiàn)可編程邏輯的原理在多路開(kāi)關(guān)的輸入端接上不同的電平或輸入信號(hào)時(shí)，可實(shí)現(xiàn)不同的邏輯功能。下面二選一為例說(shuō)明：absyY=sa+sbs9精選2021版課件

當(dāng)a=0時(shí)：y=sb

當(dāng)a=0時(shí)，二選一可完成“與門”的功能。當(dāng)b=0時(shí)：y=sa

當(dāng)b=0時(shí)，二選一也可完成“與門”的功能，但這時(shí)其中一個(gè)輸入反相了。當(dāng)b=0、a=1時(shí)：y=s

當(dāng)b=0、a=1時(shí)，二選一可完成“非門”的功能。當(dāng)b=1時(shí)：y=sa+s=a+s

當(dāng)b=1時(shí)，二選一可完成“或門”的功能。10精選2021版課件2)

ACT1的邏輯模塊：下圖為Actel公司生產(chǎn)的ACT1系列FPGA的邏輯模塊框圖，ACT1邏輯模塊由三個(gè)二選一多路選擇器和一個(gè)或門組成，是一個(gè)有8個(gè)輸入一個(gè)輸出的電路，它可實(shí)現(xiàn)兩輸入、三輸入和四輸入的與、或門、與非、或非門、與或門、或與門等，也可實(shí)現(xiàn)D型鎖存器，用兩個(gè)模塊可實(shí)現(xiàn)各種類型的D觸發(fā)器。11精選2021版課件

ACT1模塊是如何實(shí)現(xiàn)三輸入與門的？GNDYABCY12精選2021版課件

2、查表型FPGA結(jié)構(gòu)兩輸入與門：4X1RAM表：13精選2021版課件四、

FPGA內(nèi)部I/O模塊結(jié)構(gòu)FPGA的I/O引腳都可設(shè)置為：輸入、輸出、雙向、三態(tài)四種狀態(tài)14精選2021版課件五、

FPGA內(nèi)部布線資源分段連接線，分段連線的兩端為編程單元，通過(guò)對(duì)編程單元的編程來(lái)決定兩個(gè)分段連線是否連接。15精選2021版課件六、

FPGA內(nèi)部編程單元1、

逆熔絲開(kāi)關(guān)逆熔絲開(kāi)關(guān)的功能和熔絲開(kāi)關(guān)正好相反，當(dāng)加上編程電壓后兩端相連（電阻很小〈1kΩ〉，且為永久性連接；不編程時(shí)兩端電阻很大（>100MΩ）。市場(chǎng)上有兩種類型的逆熔絲開(kāi)關(guān)，分別是ACTEL公司的多晶硅-擴(kuò)散逆熔絲和QuickLogic公司的金屬-金屬逆熔絲（ViaLinkTM）。

l

這種逆熔絲開(kāi)關(guān)的面積很小，大約9um2，電阻較?。娮枧c編程電壓有關(guān)），電容很小，10fF（1.2um工藝）。

2、

采用浮柵編程技術(shù)的編程單元浮柵編程技術(shù)采用懸浮柵存儲(chǔ)電荷的方法來(lái)保存數(shù)據(jù)，在斷電時(shí)存儲(chǔ)數(shù)據(jù)不丟失。包括三種：

l

EPROM：紫外線擦除、電編程。

l

EEPROM：一次可擦一個(gè)字

l

閃速存儲(chǔ)器（FLASHMEMORY）：完全擦除或擦除一段。16精選2021版課件

3、

晶體管開(kāi)關(guān)

80年代中期，XILINX和Altera推出了利用晶體管作為開(kāi)關(guān)單元的FPGA器件。存儲(chǔ)器單元來(lái)控制開(kāi)關(guān)，而存儲(chǔ)單元是可以擦除和重新編程的，從而使得采用這種技術(shù)的FPGA具有可重復(fù)編程性。

SRAM開(kāi)關(guān)單元由一個(gè)5個(gè)晶體管組成的RAM單元和1個(gè)通過(guò)晶體管（稱為可編程互連點(diǎn)，PIP：ProgrammableInterconnectPoint）組成。PIP控制分段連線的連接情況（即：連或不連），PIP受RAM單元控制，位于PIP晶體管兩邊的分段連線是連還是不連由RAM單元的值決定。

SRAM開(kāi)關(guān)單元的面積：50~225μm2。電阻：800~1900Ω。電容：8~17Ff。17精選2021版課件七、

FPGA的工作速度與速度等級(jí)1、FPGA速度指標(biāo)：

內(nèi)部觸發(fā)器的反轉(zhuǎn)頻率：是FPGA內(nèi)部工作的最高速度，但由于設(shè)計(jì)電路時(shí)觸發(fā)器之間有組合電路，而且布線也存在遲延，所以FPGA的實(shí)際工作速度要比觸發(fā)器的反轉(zhuǎn)頻率低很多。系統(tǒng)工作頻率：即FPGA的實(shí)際工作頻率，與所選芯片及電路結(jié)構(gòu)有關(guān)時(shí)鐘到輸出的遲延：是衡量FPGA時(shí)鐘網(wǎng)絡(luò)性能的一個(gè)指標(biāo)，如：10ns、5.6ns、4ns。引腳到引腳的遲延：是衡量FPGA速度的一個(gè)指標(biāo)，引腳到引腳的遲延越小，F(xiàn)PGA的實(shí)際工作速度會(huì)越高。2、FPGA的速度等級(jí)

std-1比std快15%–2比std快25%-3比std快35%18精選2021版課件八、

FPGA內(nèi)部邏輯模塊數(shù)及觸發(fā)器數(shù)內(nèi)部模塊數(shù)

A54SX32A：2880，CC：1800，RC：1080，D：1980

每個(gè)邏輯模塊所含觸發(fā)器的個(gè)數(shù)

ACTEL：1個(gè)

XILINX：2個(gè)19精選2021版課件九、

FPGA內(nèi)部的時(shí)鐘網(wǎng)絡(luò)FPGA內(nèi)部的時(shí)鐘網(wǎng)絡(luò)為時(shí)序電路提供大驅(qū)動(dòng)能力、時(shí)鐘歪斜小的時(shí)鐘，或者用作大驅(qū)動(dòng)全局信號(hào)，如：reset，output，selectsignal。具有時(shí)鐘網(wǎng)絡(luò)是實(shí)現(xiàn)同步設(shè)計(jì)的基礎(chǔ)。時(shí)鐘網(wǎng)絡(luò)數(shù)：

1：A40MX022：A42MX243：A54SX32A20精選2021版課件十、

FPGA的集成度門陣等效門：一個(gè)門陣等效門定義為一個(gè)兩輸入端的“與非”門。

系統(tǒng)門：是芯片上門的總數(shù)，是廠家指定給器件的一個(gè)門數(shù)。21精選2021版課件十一、FPGA的封裝1、引腳數(shù)：FPGA芯片總的引腳數(shù)。

2、用戶I/O數(shù)：指除了電源引腳、特殊功能引腳外的引腳，這些引腳可根據(jù)用戶的需要進(jìn)行配置。

3、

I/O驅(qū)動(dòng)電流：8mA或10mA。

4、時(shí)鐘網(wǎng)絡(luò)數(shù)：FPGA芯片可能包含1個(gè)、2個(gè)或4個(gè)時(shí)鐘網(wǎng)絡(luò)。

5、封裝：PLCC，PQFP，CPGA等封裝形式。

6、工作溫度范圍：FPGA芯片一般有商用、工業(yè)用及軍用等不同的工作溫度范圍。

7、工作環(huán)境：一般分普通工作環(huán)境和航天工作環(huán)境。22精選2021版課件十二、FPGA的功耗FPGA的功耗可用下面的公式表示：

P=[Iccs+Icca]*Vcc+Iol*Vol*N+Ioh*（Vcc-Voh）*M其中包括靜態(tài)功耗和動(dòng)態(tài)功耗兩部分：

靜態(tài)功耗：當(dāng)輸入輸出都不變化時(shí)的功耗動(dòng)態(tài)功耗：當(dāng)輸入輸出變化時(shí)的功耗在FPGA中動(dòng)態(tài)功耗占主導(dǎo)地位。

23精選2021版課件十三、FPGA的利用率l

模塊利用率

模塊利用率=所用模塊數(shù)/FPGA總的模塊數(shù)

l

門利用率

指所設(shè)計(jì)電路用的門數(shù)與FPGA總的系統(tǒng)門數(shù)之比。24精選2021版課件十四、FPGA中的RAMl

單口RAMl

同步雙口RAM：Actel公司的3200DX系列、42MX系列。

l

FPGA中RAM的容量

lFPGA中RAM的速度：Actel公司的42MX系列FPGA的SRAM讀寫(xiě)時(shí)間為5ns。25精選2021版課件十五、FPGA的JTAG接口

隨著電路板復(fù)雜度的增加及表面貼裝技術(shù)的快速發(fā)展，電路板的測(cè)試就變得越來(lái)越昂貴和困難。IEEE就制定了Std.1149.1標(biāo)準(zhǔn)，由于它是JointTestActionGroup（JTAG）負(fù)責(zé)制定的，所以一般稱為JTAG。JTAG通過(guò)邊界掃描技術(shù)來(lái)實(shí)現(xiàn)對(duì)元件的性能、連接及相互作用的測(cè)試。FPGA廠商為了改善I/O引腳數(shù)很多的FPGA的可測(cè)試性與可制造性（Manufacturability）而增加的一個(gè)測(cè)試接口