《微型計(jì)算機(jī)原理》課件chapter6 輸入輸出接口技術(shù)

2024年3月19日第1頁本章主要內(nèi)容輸入輸出技術(shù)概述12基本輸入輸出方法簡單I/O接口設(shè)計(jì)及實(shí)例（自學(xué)）32024年3月19日第2頁§6.1輸入輸出技術(shù)概述輸入輸出是計(jì)算機(jī)與外部世界進(jìn)行信息交換不可缺少的手段，在整個(gè)計(jì)算機(jī)系統(tǒng)中占有極其重要的地位。沒有輸入輸出，計(jì)算機(jī)將變得毫無意義。由于外部設(shè)備種類繁多，要求輸入或輸出的信號形式、電平、速率千差萬別。因此，CPU總是通過接口和外部設(shè)備連接的。2024年3月19日第3頁什么是I/O接口？

用于主機(jī)和I/O設(shè)備之間傳遞信息的交換部件，對內(nèi)符合計(jì)算機(jī)主機(jī)定義的系統(tǒng)總線的標(biāo)準(zhǔn)，對外要滿足形形色色不同種類的I/O設(shè)備的要求；是計(jì)算機(jī)系統(tǒng)與外部設(shè)備交換信息的橋梁，起著溝通、協(xié)調(diào)兩者關(guān)系的作用。I/O接口要解決的問題速度匹配(Buffer)信號電平和驅(qū)動能力(電平轉(zhuǎn)換器、驅(qū)動器)

信號形式匹配(A/D、D/A)

信息格式(字節(jié)流、塊、數(shù)據(jù)包、幀)

時(shí)序匹配(定時(shí)關(guān)系)總線隔離(三態(tài)門)§6.1輸入輸出技術(shù)概述2024年3月19日第4頁6.1.1I/O接口的基本功能

1.提供信息傳遞通道：包括主機(jī)與外設(shè)之間數(shù)據(jù)傳送，狀態(tài)信息的交換，控制命令的傳達(dá)。

2.實(shí)現(xiàn)數(shù)據(jù)格式的轉(zhuǎn)換：如實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換，串/并轉(zhuǎn)換以及信號電氣參數(shù)的轉(zhuǎn)換等。

3.進(jìn)行信息處理速度的匹配：通過設(shè)置數(shù)據(jù)輸入輸出緩沖器，實(shí)現(xiàn)高速的計(jì)算機(jī)系統(tǒng)與低速的外設(shè)間的工作速度匹配。

4.可編程功能：增加接口的應(yīng)用靈活性和可擴(kuò)充性。

5.提供中斷處理能力。2024年3月19日第5頁

一個(gè)外設(shè)接口可能由多個(gè)端口構(gòu)成。I/O端口：

I/O信息的三種類型：數(shù)據(jù)、命令、狀態(tài)。傳送這三類信息的通道分別稱為：數(shù)據(jù)端口(I、O)、命令端口(O)、狀態(tài)端口(I)。不同外設(shè)具有的端口數(shù)各不相同，計(jì)算機(jī)中為每一個(gè)端口都賦予一個(gè)惟一編號——稱為端口地址(或端口號)。端口有兩種編址方式：統(tǒng)一編址和獨(dú)立編址。6.1.2基本I/O接口模型2024年3月19日第6頁

每個(gè)接口部件都包含一組寄存器，CPU和外設(shè)交換信息時(shí)，各類信息在接口中進(jìn)入不同的寄存器，一般稱這些寄存器為I/O端口，每個(gè)端口有一個(gè)端口地址。輸入寄存器輸出寄存器控制寄存器狀態(tài)寄存器D-BUSC-BUSA-BUS外設(shè)數(shù)據(jù)線控制線狀態(tài)線端口是接口部件中CPU可以通過地址訪問的寄存器。6.1.2基本I/O接口模型2024年3月19日第7頁接口電路的基本結(jié)構(gòu)數(shù)據(jù)線控制線狀態(tài)線DBCBAB數(shù)據(jù)輸入寄存器（or三態(tài)門）數(shù)據(jù)輸出寄存器（鎖存器）狀態(tài)寄存器（or三態(tài)門）命令寄存器譯碼電路控制邏輯接外設(shè)接主機(jī)2024年3月19日第8頁6.1.3I/O接口地址及編址方式將外設(shè)接口地址和內(nèi)部存貯器地址統(tǒng)一安排在內(nèi)存的地址空間中，即把內(nèi)存地址分配給外設(shè)，由外設(shè)來占用這些地址。用于外設(shè)的地址，存貯器不能使用。（1）外設(shè)地址與內(nèi)存地址統(tǒng)一編址（2）外設(shè)地址與內(nèi)存地址獨(dú)立編址內(nèi)存地址空間和外設(shè)地址空間是相互獨(dú)立的。例如，在8086（8088）CPU中，內(nèi)存地址范圍為連續(xù)的1MB，而外設(shè)地址范圍為64KB。在尋址時(shí)使用不同的控制信號，加以區(qū)分。2024年3月19日第9頁0地址空間(共1MB)內(nèi)存地址(960KB)I/O地址(64KB)FFFFFHEFFFFHF0000H優(yōu)點(diǎn)指令統(tǒng)一，靈活；訪問控制信號統(tǒng)一，使用同一組的地址/控制信號。缺點(diǎn)內(nèi)存可用地址空間減小00000H內(nèi)存地址空間內(nèi)存空間(1MB)FFFFFHI/O空間(64KB)FFFFHI/O地址空間0000H優(yōu)點(diǎn)：內(nèi)存地址空間不受I/O編址的影響缺點(diǎn)：I/O指令功能較弱，使用不同的讀寫控制信號2024年3月19日第10頁6.1.4I/O端口地址譯碼

1、80x86I/O地址空間80x86系統(tǒng)有獨(dú)立的I/O地址空間，大小為64KB。8088系統(tǒng)的I/O空間由1個(gè)字節(jié)塊構(gòu)成；8086~80386SX系統(tǒng)I/O空間由高、低2個(gè)字節(jié)塊構(gòu)成；80386DX、80486的由4個(gè)字節(jié)塊構(gòu)成；Pentium系列的由8個(gè)字節(jié)塊構(gòu)成。80x86系列處理器中，可尋址的I/O地址空間為0000H~FFFFH，大小為64KB。其中0000H~03FFH的空間為計(jì)算機(jī)系統(tǒng)和ISA總線預(yù)留。0400H~FFFH給用戶，主板和PCI總線使用。2024年3月19日102024年3月19日第11頁

8088/8086CPU的I/O編址方式采用I/O獨(dú)立編址方式(但地址線與存儲器共用)地址線上的地址信號用來區(qū)分：

時(shí)為I/O地址I/O操作只使用20根地址線中的16根：A15～A0可尋址的I/O端口數(shù)為64K(65536)個(gè)I/O地址范圍為0～FFFFHIBMPC只使用了1024個(gè)I/O地址(0～3FFH)2024年3月19日第12頁例如：8088/8086系統(tǒng)

8088總線A19-A0A9-A0MEMR、MEMWIOR、IOW、AEN存儲器訪問I/O訪問2024年3月19日第13頁80x86系列處理器的I/O地址譯碼與存儲器地址譯碼方式類似，有全地址譯碼及部分地址譯碼方式。需要說明的是，I/O端口尋址方式中，如果是8位端口地址，可以采用直接尋址（指令中直接給出8位端口地址），也可以間接尋址（端口地址放入DX寄存器）。如果大于8位地址，只能采用間接尋址方式。2、I/O端口地址譯碼方式2024年3月19日第14頁

I/O端口地址的譯碼

、、A15

～A0OUT指令將使總線的信號有效IN指令將使總線的信號有效當(dāng)接口只有一個(gè)端口時(shí)，16位地址線一般應(yīng)全部參與譯碼，譯碼輸出直接選擇該端口；當(dāng)接口具有多個(gè)端口時(shí)，則16位地址線的高位參與譯碼（決定接口的基地址），而低位則用于確定要訪問哪一個(gè)端口。

例如：某外設(shè)接口有4個(gè)端口，地址為2F0H～2F3H，則其基地址為2F0H，由A15～A2譯碼得到，而A1、A0用來確定4個(gè)端口中的某一個(gè)。2024年3月19日第15頁§6.2基本輸入輸出方法1.無條件傳送方式2.查詢方式3.中斷方式4.直接存儲器存取方式2024年3月19日第16頁1.無條件傳送方式

在工作時(shí)，隨時(shí)都準(zhǔn)備好接收CPU的輸出數(shù)據(jù)或外設(shè)的數(shù)據(jù)隨時(shí)都是準(zhǔn)備好的，CPU什么時(shí)候都可以正確地讀到它們的數(shù)據(jù)。即外設(shè)無條件準(zhǔn)備好向CPU提供數(shù)據(jù)或接收CPU送來的數(shù)據(jù)。一般用于簡單的外設(shè)操作。2024年3月19日第17頁自輸入設(shè)備端口譯碼數(shù)據(jù)總線地址總線AENIOWIOR輸出鎖存器輸入鎖存器至輸出設(shè)備D0--D72024年3月19日第18頁無條件輸入A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15IOR﹠﹠≥1D0MOVDX，0FFF7HINAL，DX○○○○+5V10千歐·〓·○○圖6.12開關(guān)K的輸入接口K2024年3月19日第19頁A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15IOW≥1≥1≥1D0~D7CPD0~D7Q0Q1Q7…74LS273MOVAL，5BHMOVDX，0000HOUTDX，AL01524637無條件輸出2024年3月19日第20頁

所謂查詢方式就是計(jì)算機(jī)利用程序不斷地讀取并測試外部設(shè)備的狀態(tài)，當(dāng)CPU確認(rèn)外設(shè)已處于“準(zhǔn)備好”的狀態(tài)時(shí)則執(zhí)行讀/寫操作，實(shí)現(xiàn)數(shù)據(jù)的輸入和輸出。CPU接口外設(shè)狀態(tài)數(shù)據(jù)控制2.查詢方式2024年3月19日第21頁單個(gè)外設(shè)的查詢工作取外設(shè)狀態(tài)外設(shè)準(zhǔn)備就緒傳送數(shù)據(jù)傳送完否？開始結(jié)束NNYY

MOVDX，PORTLOP：INAL，DXTESTAL，01HJZLOPMOVAL，BUFFEROUTDX，AL…….CPU在與外設(shè)交換數(shù)據(jù)前必須詢問外設(shè)狀態(tài)——“你準(zhǔn)備好沒有？”對外設(shè)的要求：應(yīng)提供設(shè)備狀態(tài)信息對接口的要求：需要提供狀態(tài)端口2024年3月19日第22頁例：數(shù)據(jù)輸出口和狀態(tài)輸入口共用一個(gè)地址00FFH。現(xiàn)欲將48000H為首地址的順序100個(gè)單元的數(shù)據(jù)，利用查詢方式輸出到外設(shè)。A8A15IOWD0~D7CPD0D7Q0Q774LS273&≥1≥1≥1≥1IORD0BUSY……D0D7…外設(shè)A0A7….…..START:MOVAX,4000HMOVDS,AXMOVSI,8000HMOVCX,100MOVDX,00FFHWAIT:INAL,DXTESTAL,01HJZWAIT

MOVAL,[SI]OUTDX,ALINCSILOOPWAITHLT2024年3月19日第23頁1號外設(shè)

準(zhǔn)備就緒？2號外設(shè)

準(zhǔn)備就緒？n號外設(shè)

準(zhǔn)備就緒？對1號外設(shè)服務(wù)對2號外設(shè)服務(wù)對n號外設(shè)服務(wù)YYYNNN多個(gè)外設(shè)的查詢控制

1、對N個(gè)外設(shè)服務(wù)時(shí)，是否有優(yōu)先級的差別？若有，其優(yōu)先級順序是什么？

2、外設(shè)的優(yōu)先級順序是否固定不變？若不是，怎么變？3、查詢工作方式有什么優(yōu)缺點(diǎn)？問題：2024年3月19日第24頁

在中斷方式下，外設(shè)具有申請CPU服務(wù)的主動權(quán)，當(dāng)外設(shè)準(zhǔn)備就緒時(shí)，可通過接口部件向CPU發(fā)出一個(gè)中斷請求信號，當(dāng)CPU響應(yīng)這一請求后，便暫時(shí)停止目前的工作，轉(zhuǎn)向?yàn)橥庠O(shè)提供服務(wù)，這一工作是在中斷服務(wù)子程序中完成。服務(wù)完成后，繼續(xù)回到被暫時(shí)中斷的工作中去。3.中斷方式2024年3月19日第25頁CPU正在執(zhí)行的程序中斷斷點(diǎn)中斷事件發(fā)生CPU響應(yīng)中斷中斷事件處理程序中斷結(jié)束2024年3月19日第26頁前面三種I/O方式都需要CPU作為中介：

外設(shè)CPU內(nèi)存兩個(gè)含義：

1）軟件：外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送是通過CPU執(zhí)行程序來完成的（PIO方式）；

2）硬件：I/O接口和存儲器的讀寫控制信號、地址信號都是由CPU發(fā)出的（總線由CPU控制）。缺點(diǎn)：程序的執(zhí)行速度限定了傳送的最大速度（約為幾十KB/秒）—解決：DMA傳輸2024年3月19日第27頁

外設(shè)

內(nèi)存外設(shè)直接與存儲器進(jìn)行數(shù)據(jù)交換，CPU不再擔(dān)當(dāng)數(shù)據(jù)傳輸?shù)闹薪檎?；總線由DMA控制器（DMAC）進(jìn)行控制（CPU要放棄總線控制權(quán)），內(nèi)存/外設(shè)的地址和讀寫控制信號均由DMAC提供。優(yōu)點(diǎn)：數(shù)據(jù)傳輸由DMA硬件來控制，數(shù)據(jù)直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾MB/秒）4.直接存儲器存儲方式（DMA）2024年3月19日第28頁DMA傳送原理示意圖

①系統(tǒng)總線CPUDMAC存儲器外設(shè)接口AENIOWMEMWMEMRIORMEMWMEMRIOWIORAENHOLDHLDADRQDACK②③④⑤AENIOWIORMEMWMEMR①外設(shè)發(fā)出DMA請求②DMAC向CPU申請總線③CPU完成當(dāng)前總線周期后響應(yīng)，并釋放總線控制權(quán)④DMAC得到總線控制權(quán)，并發(fā)出DMA響應(yīng)信號⑤由DMAC發(fā)出各種控制信號，控制外設(shè)與存儲器之間的數(shù)據(jù)傳送⑥數(shù)據(jù)傳送完后，DMAC撤銷HOLD信號⑦

CPU釋放HLDA信號，并重新控制總線⑥⑦2024年3月19日第29頁DMA的三種傳輸方式:連續(xù)傳送（塊傳送）DMAC申請到總線后，將一塊數(shù)據(jù)傳送完后才釋放總線，而不管中間DREQ是否有效。單次傳送（每次傳送一個(gè)字節(jié)）每個(gè)DMA周期只傳送一個(gè)字節(jié)就立即釋放總線。按需傳送（猝發(fā)傳送）只要I/O接口的數(shù)據(jù)緩沖可用，就進(jìn)行傳送。

(注：I/O接口需要有一定大小的FIFO緩沖)2024年3月19日第30頁一個(gè)總線周期TDMAC控制總線，共傳送n個(gè)數(shù)據(jù)DMA1DMA2DMAnCPU重新控制總線CPU對總線控制連續(xù)傳送TDMA共傳送n個(gè)數(shù)據(jù)DMA1DMA2DMAn單次傳送DMA3T按需傳送DMA傳送k個(gè)數(shù)據(jù)DMA傳送n-k個(gè)數(shù)據(jù)FIFO可用FIFO滿FIFO可用FIFO滿圖例：DMA傳輸方式示意圖:2024年3月19日第31頁YN允許DMADMA請求？DMAC請求總線CPU響應(yīng),DMAC獲總線控制權(quán)DMA傳送一個(gè)字節(jié)塊結(jié)束？地址增量，計(jì)數(shù)器減量DMAC釋放總線Y數(shù)據(jù)塊傳送N2024年3月19日第32頁NYN允許DMADMAC請求總線CPU響應(yīng),DMAC獲總線控制權(quán)DMA傳送一個(gè)數(shù)據(jù)塊結(jié)束？釋放總線至少一個(gè)總線周期地址增量，計(jì)數(shù)器減量DMAC釋放總線Y每次傳送一個(gè)字節(jié)測試I/O的DREQDMA請求？2024年3月19日第33頁NYCPU響應(yīng),DMAC獲總線控制權(quán)DMA傳送一個(gè)字節(jié)塊結(jié)束？測試I/O的DREQ有效？地址增量，計(jì)數(shù)器減量釋放總線