集成邏輯門電路結(jié)構(gòu)課件講解_第1頁
集成邏輯門電路結(jié)構(gòu)課件講解_第2頁
集成邏輯門電路結(jié)構(gòu)課件講解_第3頁
集成邏輯門電路結(jié)構(gòu)課件講解_第4頁
集成邏輯門電路結(jié)構(gòu)課件講解_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

集成邏輯門電路結(jié)構(gòu)主講人：權(quán)春鋒集成邏輯門電路結(jié)構(gòu)集成門電路的分類

按內(nèi)部有源器件的不同分為：雙極型晶體管集成門電路：LSTTL、ECL、I2L單極型MOS集成門電路：CMOS、NMOS、PMOS、LDMOS、VDMOS……晶體管和MOS管集成門電路：BiCMOS集成邏輯門電路結(jié)構(gòu)1.TTL與非門的電路基本結(jié)構(gòu)集成邏輯門電路結(jié)構(gòu)R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)輸入級由多發(fā)射極晶體管T1和電阻R1組成。所謂多發(fā)射極晶體管，可看作由多個(gè)晶體管的集電極和基極分別并接在一起，而發(fā)射極作為邏輯門的輸入端。多個(gè)發(fā)射極的發(fā)射結(jié)可看作是多個(gè)鉗位二極管，其作用是限制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖。Tl的引入，不但加快了晶體管T2儲存電荷的消散，提高了TTL與非門的工作速度，而且實(shí)現(xiàn)“與”邏輯作用。集成邏輯門電路結(jié)構(gòu)R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)中間級由電阻R2，R3和三極管T2組成。中間級又稱為倒相極，其作用是從T2的集電極和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號，作為輸出極里的三極管T3和T5的驅(qū)動信號，同時(shí)控制輸出級的T4、T5管工作在截然相反的兩個(gè)狀態(tài)，以滿足輸出級互補(bǔ)工作的要求。三極管T2還可將前級電流放大以供給T5足夠的基極電流。集成邏輯門電路結(jié)構(gòu)R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)輸出級由晶體管T3、T4和T5，電阻R4和R5組成推拉式的互補(bǔ)輸出電路。T5導(dǎo)通時(shí)T4截止，T5截止時(shí)T4導(dǎo)通。由于采用了推挽輸出(又稱圖騰輸出)，該電路不僅增強(qiáng)了帶負(fù)載能力，還提高了工作速度。集成邏輯門電路結(jié)構(gòu)如圖所示連接的TTL門，等效為哪個(gè)邏輯運(yùn)算≥1AY與門

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論